第十二节工程设计讲座.ppt

本此讲座主要讨论内容 数字化设计 模拟混合电路设计 DSPS目标系统设计 DSP外设的设计与使用 系统软件开发 工程应用注意事项 设计步骤 算法分析和优化； DSP的选择； DSP最小系统设计； 模拟电路接口； 系统控制电路； 软件编写和调试 系统测试与验证 设计要素： 数字化要求 模拟混合电路（ADC/DAC）设计 处理需求（DSP运算量） 吞吐量需求 存储器需求（SRAM、ROOM、FLASH等） 通信口需求 其它控制（电源设计、状态控制、时钟控制、多DSP控制、......) 5、DSP与ADC/DAC的接口 （1）对于串型ADC/DAC接口一般使用DSP的串口进行数据通信。 如C25与11通道的12位ADC TLC2543的接口设计如下： 管脚注意事项 外部中断不使用时拉高 复位管脚有效的要求 MP/MC管脚在启动时起作用 HOLD和HOLDA的作用 JTAG接口 XF标志 5）电源设计 交流变直流 在高频电路中学过，其过程如下。在通常的数字电路中，使用12V、5V作为基本的直流电源，其他直流电一般都是通过这些电源加上DC-DC芯片产生。 DSP的工作电压 核心电源CVDD，根据型号不同，可以是2.5伏，也可以是1.8伏。供电对象是DSP内部所有设备，包括CPU，时钟和外设 I/O口电压DVDD3.3伏。高级的芯片都是3.3伏，因为这样可以减少芯片的功耗和体积。但是，5伏器件价格更便宜，购买更方便。供电对象只是管脚。 电路设计 通过5伏电压的分压，缺点是不够稳定 使用专用电源芯片，实际就是DC-DC芯片，如： 单电源输出TPS7333，TPS7133 双电源输出TPS73HD318 凡是DSP的DVCC和CVCC管脚，都应该加上旁路电容10u,0.1u 具体电路参考数据手册 6）JTAG电路设计 JTAG的基本概念 JTAG是JOINT TEST ACTION GROUP的缩写。这个组织设计了一种基于边界扫描的接口，用于集成电路芯片的测试，协议为IEEE 1149.1。 芯片执照商设计芯片时，需要遵循这样的协议，从而建立一个JTAG接口。通过这个接口，可向芯片发送数据，进行调试。 边界扫描结构 JTAG管脚 EMU0 Emulation pin 0 EMU1 Emulation pin 1 GND Ground PD(VCC) Presence detect. Indicates that the emulation cable is connected and that the target is powered up. PD should be tied to VCC in the target system. TCK Test clock. TCK is a 10.368-MHz clock source from the emulation cable pod. This signal can be used to drive the system test clock. TCK_RET Test clock return. Test clock input to the emulator.May be a buffered or unbuffered version of TCK. TDI Test data input TDO Test data output TMS Test mode select TRST? Test reset 仿真头排列 硬件设计 JTAG接头在PCB板上是DIP14的双排插头。 6脚为空 5脚（VCC）在使用并口仿真器时最好接5V。 * （一） 数字化设计概述 TMS320C 542 A/D A/D FILTER D/A CONTROLLER EPROM RAM FILTER/MUX 一个典型DSP SOLUTION设计 （二）模数与数模转换 1 基带信号采样定理 要想连续信号抽取后能够不失真地还原出原信号，则抽取频率必须大于或等于两倍原信号频谱的最高频率。（Nyquist定理） 2 带通采样定理 带通采样时采样频率不一定要满足Nyquist准则，带通采样的采样频率选择方法为： （1） fs 2 ?f (BW) （2） fs = 4fc / (2NZ-1) 其中，NZ=1，2，3，… 的最大整数。 3 量化与量化误差 连续信号经量化处理要产生量化误差，对于均匀量化，量化误差的大小为： 其中，E为FS电平，us为信号有效电平。对于FS正弦输入，量化误差为： 4 ADC/DA