实验三、基本门电路和触发器.pptVIP

实验三:基本门电路及触发器实验 一、实验目的 １.了解TTL电路的原理、性能和使用方法，验证基本门电路逻辑功能，利用基本门设计逻辑电路； ２.验证D触发器、J-K触发器的逻辑功能；熟悉触发器的使用方法。 二、实验内容 （一）验证门电路的逻辑功能 １. 验证与非门(74LS00)逻辑功能； ２. 验证异或门(74LS86)逻辑功能；　　　 3. 验证异或门74LS86和74LS00实现的全加器逻辑功 能 4. 验证异或门(74LS86)和与门(74LS08)实现的半加 器的逻辑功能（选做）； （二）验证触发器的逻辑功能 １.J-K触发器74LS112逻辑功能　　　　　　　 ２.D触发器74LS74逻辑功能 验证触发器逻辑关系 1、J-K触发器：74LS112 　D 、JK 触发器功能测试 (三)设计 1.利用与非门实现下列逻辑表达式 74LS00 74LS10 F=A+B+C 2.由下图写出真值表及逻辑表达式 四.实验报告要求 * * 74LSXX管脚排列 1 2 3 4 5 6 GND Vcc 13 12 11 10 9 8 四2输入与非门 74LS00 F=AB 1 2 3 4 5 7 6 1A 1B 1Y 2A 2B GND 2Y Vcc 4A 4B 4Y 3A 3Y 3B 14 13 12 11 10 8 9 1 2 3 4 5 7 6 1A 1B 1Y 2A 2B GND 2Y Vcc 4B 4A 4Y 3B 3Y 3A 14 13 12 11 10 8 9 四2输入与门 74LS08 F=AB 1 2 3 4 5 7 6 1A 1B 1Y 2A 2B GND 2Y Vcc 4A 4B 4Y 3A 3Y 3B 14 13 12 11 10 8 9 四2输入异或门 74LS86 F=A B 双D触发器 74LS74 1 2 3 4 5 7 6 1Rd 1D 1CP 1Sd 1Q GND 1Q Vcc 2Rd 2D 2CP 2Sd 2Q 2Q 14 13 12 11 10 8 9 1 2 3 4 5 7 6 1A 1B 2A 2B 2C GND 2Y Vcc 1C 1Y 3C 3B 3Y 3A 14 13 12 11 10 8 9 三3输入与非门 74LS10 F=A B C 双JK触发器 74LS112 1 2 3 4 5 7 6 1CP 2Rd 1Sd 1J Vcc 2CP 1K 1Q 1Q GND 2K 2Q 2Q 8 16 15 14 13 12 10 11 9 2Sd 2J 1Rd 图3-1 与非门电路 F A B 图3-2 异或门电路 A B 图3-3 半加器（选做） Cn Sn An Bn =1 图3-4 全加器 An =1 Bn Cn-1 =1 Cn Sn 74LS00 74LS86 74LS86 F =1 三.实验原理图 74LS08 图3-5 J-K触发器 图3-6 D触发器 半加器输出 1 1 A B 1 0 A B 异或门输出 0 1 0 0 输 入 A B A B 与非门输出 3 1 4 2 19 5 1 3 2 4 5 Sn , Cn , 2、D触发器74LS74 20 Vcc 8 GND 1 0 D 1 0 1 0 CP 1 0 1 1 1 0 1 0 0 1 0 0 J K 1 0 1 0 CP A B C F 1.画出实验线路图,并标出芯片引脚； 2.写出实验要求中逻辑表达式及真值表。 3.画出与CP脉冲相应的各触发器输出端波形,并说明其触发方式. 五.思考题 1.实验用的与非门中不用的输入端如何处理? 2.如果与非门的一个输入端接时钟,其余输入端应是什么状态时才允许脉冲通过? 3.J-K触发器 Qn=0 时,如果时钟脉冲CP到来后,触发器处于“1”态，J-K两端应预先分别是什么状态？ 4.J-K触发器与D触发器的触发边沿有何不同?