《数字逻课程设计》教案.doc

安徽大学本科教学课程教案 课程代码：　　　 ZX36274　 　 　　　　　　 课程名称：　　　 数字逻辑课程设计　 　 　　　 授课专业：　　　　 计算机科学与技术 　　　　　 授课教师：　　　　 闫爱斌 　　　　　　　　　 职称/学位：　　　　 　讲师/博士 　　　　　　 开课时间：二○　一六　至二○　一七　学年第　2　学期 第　1　次教学活动设计 教学 环节 内容设计与手段 导 入 新 课 首先提问同学是否知晓iPhone7手机中处理器芯片的名称，然后再提问是否有同学知晓该处理器芯片的大致设计流程。当学生发表完自己的观点后，教师进行总结：电子产品在我们身边无处不在，集成电路芯片是它们的心脏，电子产品都会用到数字电路芯片。iPhone7手机中处理器芯片的名称是A11，有人说拆开iPhone7发现里面就是一块中高端FPGA板，那么它是如何设计出来的，以及如何设计一款电路芯片，从而导入本门课程第一讲内容，即VerilogHDL快速入门与上机实践。 讲 授 内 容 1、芯片设计完整流程描述 工艺无关的前端设计：规格制定、详细设计、HDL编码、仿真验证、逻辑综合、综合验证 工艺相关的后端设计：DFT设计、布局布线、版图验证、寄生参数、仿真验证、芯片制造 2、HDL的基本概念 HDL是一种用形式化方法来描述数字电路和系统的语言。用它可以表示逻辑电路图、逻辑表达式、数字逻辑系统所完成的逻辑功能等。通过EDA工具进行仿真验证，进而使用ASIC或FPGA布局布线工具进行电路和系统的实现。 3、Verilog HDL的基本概念 它是HDL的一种，它们具有如下相同点： 能形式化地抽象表示电路的行为和结构； 支持逻辑设计中层次与范围的描述； 可借用高级语言结构简化电路行为描述； 具有电路仿真和验证机制以保证设计的正确性； 支持电路描述由高层到低层的综合转换； 硬件描述与实现工艺无关； 便于文档管理和设计重用。 同时，也具有如下不同点： VHDL源自美国军方，1987年成为IEEE标准； Verilog源自民间公司，1995年成为IEEE标准； VHDL较难掌握，使用的客户群体匮乏； VHDL语法比Verilog严谨而冗长； VHDL语言几乎不支持电路级底层描述级别； VHDL语言系统级描述能力较好，而Verilog通过扩展为System Verilog才丰富了系统级描述能力。 4、IP核简介 IP就是知识产权核或知识产权模块之义。 美国Dataquest公司将半导体产业的IP定义为“用于ASIC或FPGA中的预先设计好的电路功能模块” 软核：经过功能验证、可综合的、实现后电路结构的总门数在5000以上的HDL模型（编码）。 固核：在某一种FPGA上实现的、经验证是正确的、总门数在5000以上的电路结构编码文件（电路网表）。 硬核：在某一种ASIC上实现的、经验证是正确的、总门数在5000以上的电路结构版图掩膜。 5、Verilog基本程序结构 module module_name(port_list); // 声明各种变量、信号 // *变量如reg、wire、parameter // *信号如input、output、inout // 程序代码，描述 // initial块 // always块 // … endmodule 6、数据流描述语句简介 语法： assign 线网型变量名 = 赋值表达式； 举例： wire a; wire [3:0] b,c; assign a = 1; assign b[1:0] = 2’b10; assign c = {a,a}; 注意： assign只能对wire型数据进行赋值； 数据流描述形式通常只采用assign语句进行实现。 7、如何编写一个简单的Verilog 示例程序？ 以移位器为例，使用Xilinx ISE开发套件实现电路功能模块和测试模块的编写。 测试模块： 8、结构描述语句简介 语法： 门类型 实例名 (输出,输入1,输入2,…,输入N) 常用的8个门类型关键字： and、nand、or、nor、xor、xnor、buf、not 举例： nand na01(na_out, a, b, c); xor xo01(xo_out, a, b); 注意： 门类型关键字区分大小写；多输入单输出； Verilog HDL中的结构描述本质上为门级描述。 9、实例：一个简单的全加器例子 10、行为描述语句简介 行为级描述包含四个方面： ◆ 流控制