与fpga工作原理简介.pptxVIP

引论PLD的思想来自PROM首先我们对数字电路进行剖析1、数字电路分类组合电路：与时间无关，输出是输入的函数时序电路：与时间有关，输出与输入、输出的前一状态有关。2、组合电路剖析：由基本门构成:与、或、非、异或门等可由单一基本门构成可化为“与-或”表达式3、时序电路剖析由组合电路和触发器构成=可编程电路结构2.1 电路符号与简化符号 一、电路符号 :原理图输入用常用符号描述 二、结构介绍用的简化符号PLD互补输入PLD四输入与门PLD四输入或门互补等效四输入与门四输入或门不连接 固定连接 编程连接2.2 PROM工作原理Programmable ROM 可编程只读存储器1、地址译码器：完成PROM存储阵列的行的选择，由与门组成。 其字线的逻辑函数是： Wo=An-1．．．Ai Ao W1=An-1．．．Ai Ao…… Wn=An-1．．．Ai Ao 2、存储矩阵 逻辑函数表示：Fo=Mp-1,oWp-1+…+Ml,oW1+MooWoF1=Mp-1,1Wp-1+…+M1,1W1+Mo,1Wo……Fm-1=Mp-1,m-1Wp-1+…+M1,m-1W1+Mo,m-1Wo其中:P=2nMp-1,m-1是存储单元阵列第m-1列p-1行单元的值。对熔丝工艺，熔丝断相当于Mp-1,m-1=0；熔丝通相当于Mp-1,m-1=1是一个可编程或阵列 3、PROM的PLD框图4、 PROM的阵列图早期有人用ROM做数字电路。以4x2PROM为例，说明可将PROM当PLD使用。例2-1：构造半加器：0+0=00+1=11+0=11+1=10S=Ao⊕Al =AoAl+AoA1C=Ao·A1阵列点文件对PLD器件称为熔丝图文件（Fuse Map)．对于PROM，则为存储单元的编程数据文件 PROM只能用于组合电路，输入变量的增加会引起存储容量的增加，且按2的幂次方增加。原因：全译码 2.3 PLA与阵列和或阵列都可编程。例2-2：6x3PLA与8x3PROM的比较 两者在大部分实际应用中，可实现相同的逻辑功能。优点：乘积项数量减少，门利用率高 缺点：算法复杂、器件的运行速度下降 。与阵列不采用全译码的方式，标准的与或表达式已不适用，需要把逻辑函数化成最简的与或表达式，然后用可编程的与阵列构成与项，用可编程的或阵列构成与项的或运算。在有多个输出时，要尽量利用公共的与项，以提高阵列的利用率。应用：全定制ASIC设计 ，手工化简2.4 PAL与阵列可编程、或阵列固定对于多个乘积项，PAL通过输出反馈和互连的方式解决，即允许输出端的信号再馈入下一个与阵列。时序电路的实现：时序电路由组合电路及存储单元构成(锁存器、触发器、RAM)，组合电路部分的可编程问题已解决，只要加上锁存器、触发器即可。例2-3：PALl6V8的部分结构图：输出反馈、D触发器缺点：1、为适应不同应用需要，PAL的输出I／O结构很多，应用设计者在设计不同功能的电路时，要采用不同输出I／O结构的PAL器件。带来使用、生产的不便。2、PAL一般采用熔丝工艺生产．一次可编程，修改不方便。被GAL取代 2.5 GAL1985年，Lattice1、特点：1）采用EEPROM工艺，具有电可擦除重复编程的特点。2）在“与－或”阵列结构上沿用了PAL的与阵列可编程、或阵列固定的结构。3）输出结构较大改进，增加了输出逻辑宏单元OLMC(Output Logic Macro Cell)。2、OLMC单元的组态：1）OLMC的结构：OLMC中有4个多路选择器，通过不同的选择方式可以产生多种输出结构。这些输出结构分别属于三种模式，一旦确定了某种模式，所有的OLMC都将工作在同一种模式下。2）组态简介组合输出可配置成组合输出双向口寄存器输出寄存器输出双向口专用输入等。优点：设计极为灵活。具有结构重构和输出端的任何功能均可移到另一输出引脚上的功能，可简化电路板的布局布线，使系统的可靠性进一步地提高。3）寄存器模式：有寄存器，三态门A、寄存器输出结构：B、寄存器模式组合输出双向口结构4）复合模式：无寄存器，三态门可用A、复合组合输出结构 B、组合输出双向口结构3)简单模式：特点：三态门固定 A、反馈输入结构：“与一或”阵列没输出功能，但可作为相邻单元信号反馈输入，该单元反馈输入端信号来自另一个相邻单元。B、输出反馈结构 C、简单模式输出结构 编辑ABEL文本文件*.ABL，生成JED网表文件简单PLD早期器件，规模小，只能实现通用数字逻辑电路(如74系列)的一些功能，由 “与一或”门阵列和输入输出单元组成。2.6 CPLD结构与工作原理 CPLD即Complex Programmable Logic Device复杂可编程逻辑器件。 典型产品Altera的MAX700