多端口存储器控制器I核的设计与实现.docVIP

多端口存储器控制器IP核的设计与实现 第53卷第5期 2007年l0月 武汉大学(理学版) J.WuhanUniv.(Nat.Sci.Ed.) Vo1.53No.5 Oct.2007,617～621 文章编号:l671—8836(2007)05—0617-05 多端口存储器控制器IP核的设计与实现 王力纬,曹阳1,2t,朱小虎,李晓辉 (1.武汉大学电子信息学院,湖北武汉430072;2.武汉大学软件工程国家重点实验室,湖北武汉430072) 摘要:提出了一种通用的多端门存储器控制器的设计与实现方案,该方案采用AMBA(advancedmicrocon— trollerbusarchitecture)总线,最多町支持6个AHB(advancedhigh—performancebus)主设备同时访问存储器;支持 包括SRAM,ROM,NOR-FIAsH,SDR-SDRAM,DDR-SDRAM在内的多种存储器;内部设计实现的仲裁器采用固定 优先级和Time()ut机制相结合的仲裁策略.基于SMIC0.13ttmCM()S工艺库,芯片面积约为230653,系统时钟 为130MHz.FPGA验证结果表明:i亥办案实现的存储器控制器能够充分利用存储器的带宽,提高系统的性能. 关键词:存储器控制器;先进微控制器总线结构;知识产权核;多端f1存储器控制器 中图分类号:TN402文献标识码:A 0引言 存储器控制器使得CPU能以正确的访问时序 来访问系统中的各种存储单元,从而实现CPU对 静态,动态存储器的控制.控制器设计的优劣将直接 影响到CPU的工作效率和系统的性能.因此存储 器控制器是SoC系统的核心部件,随着嵌入式系统 的发展,它的应用越来越广泛,成为了嵌入式系统中 不可或缺的部分. 李卫等用FPGA实现一种SDRAM控制器,但 该控制器仅支持一种特定类型的SDR—SDRAM,而对 目前应用更为广泛的DDR-SDRAM则不支持.蔡 钟],柯昌松等实现了DDR存储器控制器,但控制 器的接口是自定义的,不能与业界片上总线标准(如 AMBAAHB总线)兼容,这将增加该模块复用的难 度.程良奇实现了一种基于AHB总线的通用存储 器控制器,由于该方案仅支持一套AHB总线,因此会 对系统性能造成很大影响,Chih等实现的SDRAM 控制器也存在着这样的问题.另外国际上也有 ARM[6],Synopsysl7,DenaliSoft等业界领先厂商出 售商用的存储器控制器1P核. 本文设计实现了一种基于AMBAAHB总线 的多端口存储器控制器IP核,它支持包括SRAM, ROM,N()R—Flash,SDR—SDRAM,DDR—SDRAM在 内的多种存储器;并在内部设计了一个仲裁器,支持 多达6个AHB主设备访问存储器端口,从而有效 提高_r性能;并能对SDR—SDRAM,DDR—SDRAM 的初始化提供硬件支持;能自动地对动态存储器进 行定时刷新.本文还对设计进行了功能验证,且综合 生成了门级网表,并最终进行了FPGA验证,形成 _『多端口存储器控制器软IP核. 1AMBAAHB总线协议简介 AMBAAHB(Advancedhigh—performance bus)总线..是ARM公司提出的一种高性能系统 总线,通过多路选择器,译码器,仲裁器和总线相连. 在AMBAAHB总线开始传输之前,总线主设备必 须被允许访问总线.这一过程开始于主设备向仲裁 器发送请求信号.然后仲裁器告知主设备何时可用 总线. 一 个被响应的主设备通过使总线的地址和控制 信号有效来开始一个AMBAAHB传输过程.这些 信号提供了地址信息,传输的方向和数据的宽度,同 时声明该传输是否是突发的一部分.AHB总线允许 有两种不同的突发传输:增量突发传输,环绕突发传 输.本文设计的控制器是AMBAAHB总线上的从 设备. 收稿日期:2007—02—05十通讯联系人E—mail:caoyang@ 基金项目:国家高技术研究发展计划(863)项目(2002AA1Z1490);国家教育部博士点基金(20040486049)资助项目 作者简介:王力纬(1982一),男,博士生,现从事S.C设计方法学研究.E—mail:wangliwei@cn 武汉大学(理学版)第53卷 2系统结构 存储器控制器的设计采用多端口仲裁和分离状 态机的方法,实现了多端口访问和对静态存储器,动 态存储器的控制.该控制器可以划分为不同的功能 “-AHB 二1没A桥Hti——e—off信—J们”一 AHBH巾号+l__ 模块,其系统结构如图1所示. 控制器共由10个模块组成,它们分别是:AHB 从设备寄存器接口,AHB从设备存储器接口(共6 个),仲裁器,静态存储器控制器,动态存储器控制 器,刷新控制器,行跟踪,地址通路,