集成电路锁相及其应用电路.docVIP

集成电路锁相环CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（3~18V），输入阻抗高(约100MΩ)，动态功耗小。在电源电压VDD=15V时，最高频率可达1.2MHz，常用在中、低频段。在中心频率f0为10kHz以下时，功耗仅为600μW，属微功耗器件。 图是CD4046的内部结构及引脚排列图。从引脚排列看，CD4046采用16脚双列直插式封装，各引脚功能如表所示。从内部结构看，CD4046主要由相位比较I和Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器I采用异或门结构，两个输入信号分别来自脚的Ui和脚的Uo，当二者电平状态相异时，脚的输出信号UΨ为高电平；反之，UΨ输出为低电平。当Ui、Uo的相位差Δφ在00~1800范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。从比较器I的输入和输出信号的波形（如图所示）可知，输出信号的频率等于输入信号频率的两倍，与两个输入信号之间的中心频率保持900相移，而且UΨ也不一定是对称波形。对相位比较器I而言，要求Ui、Uo的占空比均为50％（即方波），这样才能使锁定范围最大。 图5-3-14　集成锁相环CD4046的内部结构和引脚图 表5-3-1　集成锁相环CD4046引脚功能表 引脚 功能 引脚 功能 1 相位输出端，环路锁定时为高电平，环路失锁时为低电平 9 压控振荡器的控制端