计算机组成原理课程设计习题.docVIP

第一部分 VHDL 习题 说明VHDL的英文含义或中文描述VHSIC(Very High Speed Integrated Circuit)Hardware Description Language VHDL是由那个组织提出的?它有几个版本?除了VHDL外,Verilog也是一种硬件描述语言,它的语法结构和那种高级语言基本相同? 说明FPGA的英文含义或中文描述FPGA（field programmable gate array) 现场可编程门阵列 说明EDA的英文含义或中文描述EDA(Electronic Design Automation) 分别说明一个VHDL源文件包括那四部分,那一部分可以不需要? 库引用说明，实体说明，构造体，配置说明（可不要） VHDL源文件保存后的扩展名是什么? VHD 实体的保留字是什么?在实体中主要定义什么内容? Entity 一个设计实体和外部接口定义 端口定义中的模式主要有那四种,分别说明它们的特点. in out inout buffer 构造保留字是什么?在构造中主要定义什么内容? Architecture 一个实体的功能和结构描述 库引用说明文件类似于C中的哪个文件? .h文件 端口定义的信号如果赋初植,用哪个符号? = 说出至少2个VHDL保留字 port began 定义标识符时,可以使用英文字母(大小写都可以),可以使用数字字符0-9,可以使用下划线,但下划线不可以用在标识符的开始或结束，也不能连续使用。下面列出了一些标识符,判断它们是否是合法的VHDL标识符. 14．VHDL标识符大小写英文字母是否做区分？不区分 15．说明字符串和位串的区别ASCII 和 数字 16．VHDL的注释符号和行分割符号分别是什么？-- : 17．VHDL的数据对象是常量、变量和信号，它们的赋值符号分别是什么？其中信号赋值符号有2个，分别用于什么位置？ 18．说明变量和信号的区别 19．写出常量、变量和信号的保留字signal viriable 20．变量和信号的赋值表达式里哪个可以到AFTER（时间延迟）？ 21．在VHDL中已经预先定义了下面的一些类型，说明他们的名字 Integer,real,character,time,string,bit,std_logic,boolean 22. 说明bit,std_logic的区别 23．Bit和std_logic的后面加VECTOR变化为什么类型？ 24．说明各种运算符号的含义 25．在VHDL里，符号“=”有两个含义，分别说明它们的含义以及它们使用的场合 26．下面是一个逻辑非门的VHDL描述，填空。本题主要联系单分支结构 entity and2 is Port ( a : in std_logic; b : out std_logic); end and2; architecture Behavioral of and2 is begin process(a) begin if a = 0 then b=______⑴_____; else b=______⑵_____; end if; end process; end Behavioral; 27．下面两个分别描述了一个电平驱动的D触发器和一个脉冲驱动的D触发器 区别一个信号在什么情况下是电平？什么情况下是脉冲？ 这两个例题还说明了ELSE可以不出现在IF结构中。 28．下面VHDL包含了一个IF嵌套结构，说明它描述的电路的功能 29．上面VHDL描述语句 elsif是否应为elseif？ 30．分析下面的电路描述，体会多分支结构，说明电路的功能 entity and2 is Port ( a,b : in std_logic; c : out std_logic); end and2; architecture Behavioral of and2 is begin --c=a and b; process (a,b) variable tmp:std_logic_vector(1 downto 0); begin tmp:=ab; case tmp is when 00 = c=0; when 01 = c=0; when 10 = c=0; when 11 = c=1; when others = c=X; end case; end process; end Behavioral; 31．说明循环控制结构中NEXT和EXIT分别类似于C中那两个