组成原理ch3CPU子系统-2运算器.ppt

* * * * * * SCS-SWPU 计算机组成原理 （2）SN74181的四位逻辑 3.2.3 多功能算术、逻辑运算部件ALU 1. ALU的组成 —— 多位逻辑 1）SN74181内部结构 ：P94图3-21 4位全加器 4位并行进位链 4位选择器 1个控制门M * SCS-SWPU 计算机组成原理 3.2.3 多功能算术、逻辑运算部件ALU * SCS-SWPU 计算机组成原理 2）SN74181外特性 数据输入端： A3 ~ A0、 B3 ~ B0 结果输出： F0 ~ F3 功能选择控制：M S0 S1 S2 S3 最低位进位输入： Cn 最高位进位输出： Cn+4构成组间串行进位使用 小组进位的辅助函数：G、P送往SN74182构成组间并行进位 增加 “异或”运算功能： A=B引脚，为1表示异或 3.2.3 多功能算术、逻辑运算部件ALU （2）SN74181的四位逻辑 1. ALU的组成 —— 多位逻辑 也可以输入原变量，则输出为 原变量，只是进位为负逻辑 * SCS-SWPU 计算机组成原理 2. ALU的运算功能 3.2.3 多功能算术、逻辑运算部件ALU * SCS-SWPU 计算机组成原理 （1）组间串行 Cn+4 Cn 3. ALU进位逻辑 3.2.3 多功能算术、逻辑运算部件ALU Cn+4 Cn+4 Cn+4 74181 74181 74181 74181 Cn Cn Cn * SCS-SWPU 计算机组成原理 （2）组间并行 17 15 8 74181 CIII 17 15 8 74181 CII 17 15 8 74181 CI 17 15 8 74181 C0 SN74182并行进位链芯片 GⅡ P G 3.2.3 多功能算术、逻辑运算部件ALU 3. ALU进位逻辑 CI CII CIII PⅡ GⅢ PⅢ GⅣ PⅣ GⅠ PⅠ ∑ ∑ ∑ ∑4-1 A16-13 B16-13 A12-9 B12-9 A8-5 B8-5 A4-1 B4-1 3 多功能算术、逻辑运算部件 1 加法单元 3.2 算术逻辑运算部件 4 运算器的组织 2 并行加法器及进位逻辑结构 * SCS-SWPU 计算机组成原理 运算器 ALU 全加器 进位链 寄存器组 输入选择逻辑 判别逻辑 psw 局部 控制电路 3.2.4 运算器的组织 单口RAM 独立的寄存器 双口RAM * SCS-SWPU 计算机组成原理 1. 具有多路选择器的运算器 移位器 ALU 多路选择器 多路选择器 R0 Rn R0. . . Rn R0. . . Rn 内部总线（单向） 特点： R各自独立； 可同时向ALU提供两个操作数； 采用单向内总线。 3.2.4 运算器的组织 M S0 S3 +1 DM R L * SCS-SWPU 计算机组成原理 2.具有输入锁存器的运算器 特点： 单口RAM不能同时向ALU提供两个操作数； 用锁存器暂存操作数； 采用双向内总线。 移位器 ALU 锁存器 锁存器 内部总线（双向） R0 Rn 通用寄存器组（小型存储器） 3.2.4 运算器的组织 M S0 +1 DM R L S3 * SCS-SWPU 计算机组成原理 3. 位片式运算器(如：AMD2900） 特点： 用双口RAM(两地址端、两数据端）作通用寄存器组，可同时提供数据； 用多路选择器作输入逻辑，不需暂存操作数； ALU增加乘、除功能，用乘商寄存器存放乘数、乘积或商。 移位器 ALU 多路选择器 多路选择器 DO RAM Di B 地址 A 地址 Cn DB DA G、P 控制信息 Cn+4 乘商寄存器 4 4 4 4 4 4 4 4 4 4 4 4 3.2.4 运算器的组织 * SCS-SWPU 计算机组成原理 总 结——运算器的设计 全加器 进位链 加法器 功能选择器 控制信号 s3~S0,M 操作数 功能选择器 操作数 ALU 选择器 选择器 输出逻辑 运算结果 * SCS-SWPU 计算机组成原理 运算部件的硬件组织 运算器 ALU 加法器 进位链 全加器 总 结——运算器的设计 * * 解决方法： 在加法器的基础上，增加移位传送功能，并选择输入控制条件。 * 并行加法器：多位全加器一步实现多位数同时相加 但由于低位运算所产生的进位会影响高位的运算结果，而进位传递所经过的门电路级数通常超过每位全加器的门电路级数，所以进位传递的时间通常大于全加器的运算时间，因此，加法器的运算速度主要取决于进位传递速度 因此，并行加法器的逻辑结构包含全加器单元和进位链两部分