FPGA 两位数相加BCD码显示.docVIP

//---------------------------------DE2 开发板平台程序 //---------------------FPGA verilog 程序 //------------HEX7,显示A1位，HEX6显示A0位，HEX5显示B1，HEX4显示B0，HEX2 //------------显示相加结果的百位，HEX1显示十位，HEX0显示个位 //---------输入有SW17-SW2控制，每四个按键输入一位。Clear设置成按键，输入改变 //---------------则按一次按键 module display_puls2 ( A1,A0,B1,B0,HEX7,HEX6,HEX5,HEX4,HEX2,HEX1,HEX0,clear); input [3:0] A1; input [3:0] A0; //A1,为高位，A0为低位 input clear ; //1---有效，产生一个脉冲计算一次结果 input [3:0] B1,B0; output [6:0] HEX7,HEX6,HEX5,HEX4,HEX2,HEX1,HEX0; reg [6:0] HEX7,HEX6,HEX5,HEX4,HEX2,HEX1,HEX0; //------------------------------------ reg [3:0] C1,C0