vhdl 程序的基本结构 vhdl程序1般由个部分组成.ppt

VHDL 语言 刘书桂 天津大学精密仪器与光电子工程学院 精密测试技术及仪器国家重点实验室 电话Email:sgliu@tju.edu.cn VHDL 程序的基本结构 VHDL程序一般由5个部分组成： Library（程序库） Package（程序包） Entity（实体） Architecture（构造体） Configuration（配置） VHDL 程序的基本结构 VHDL程序一般由5个部分组成： Library（程序库） Package（程序包） Entity（实体） Architecture（构造体） Configuration（配置） 库和程序包 库 ：存放已编译过的实体、构造体、 程序包和配置 程序包：由一组对外可见的信号、常量、 数据类型、子程序、属性等组成 的程序集合 库和程序包的使用 Library 库名列表; Use 库名.程序包名.项目名; 例: Library ieee; Use ieee.std_logic_1164.all; 常用库 Std VHDL的标准库 ieee IEEE认可的标准库 Work 现行作业库 Vital 面向ASIC的库 用户自定义库 常用库及其程序包 Std: VHDL的标准库 standard:定义了 bit, bit_vector, character, time 等数据类型 textio:包含了对文本文件进行读写操 作的过程和函数 缺省说明: library std; use std.standard.all; 常用库及其程序包 IEEE: IEEE认可的标准库 std_logic_1164:定义了 std_logic, std_logic_vector, std_ulogic, std_ulogic_vector 等数据类型 VHDL 程序的基本结构 VHDL程序一般由5个部分组成： Library（库） Package（程序包） Entity（实体） Architecture（构造体） Configuration（配置） 设计实体 设计实体 设计实体 实体说明 Entity 实体名 is [类属说明;] [端口说明;] [实体说明部分;] [实体语句部分;] End [entity]实体名; 最简单的例： entity nothing is end nothing; 实体说明--类属说明 类属为设计实体和外部环境通讯的静态通信提供通道。可以定 义端口大小、元件数目及定时特性等 Generic ([constant]参数名:[in]子类型标识[:=静态表达式]; …); 例: Generic(delay:time:=10ns); 实体说明--端口说明 端口为设计实体和外部环境通讯的动态通信提供通道 port ([signal]端口名:[模式]子类型标识[:=静态表达式]; …); 模式: in, out, inout, buffer Inout和buffer都是双向端口，但buffer只能有一个驱动源 例: Port (a, b: in bit; q: out bit); 实体说明--实体说明部分 用于定义设计实体接口中的公共信息，如定 义新的数据类型和常量等 例:定义新的数据类型color Type color is array (6 downto 0) of std_logic; 实体说明--实体语句部分 是设计实体接口的共同部分。只能由并行断言语句、并行过程调用语句、被动进程语句组成，且不能在语句中给信号赋值。 设计实体 构造体 architecture 构造体名 of 实体名 is [构造体说明语句;] Begin 功能描述语句; End [architecture]构造体名; 构造体－构造体说明语句 定义本构造体内部使用的信号、常数、数据类型 和函数 因为它们仅限于内部使用，所以没有也不需要有 方向的说明 构造体－功能描述语句 具体描述构造体的行为和结构。 功能描述语句是并行执行的，并不以语句 的书写顺序为执行顺序。 有5种类型的功能描述语句： 信号赋值语句、块语句、进程语