数字电子技基础第6章 时序逻辑电路 20110418第8周第1次.ppt

* 求各方程 状态方程: 驱动方程: 输出方程: * 5. 画逻辑图 * 6. 检查能否自启动 画状态转换图 本电路能够自启动 * 改用D触发器实现 状态方程: 驱动方程: * 6.5 综合应用 例6-9 设计一个带数字显示的秒表电路，已知100Hz基准脉冲由外部设备提供。设计要求是：计时范围：0~10min；精度：0.1s；误差：±0.05s；用一开关控制3种工作状态，即 清零→计时→停止 实际方案框图 * 设计要求分析 根据设计要求，本系统应由基准脉冲源、计时和控制三部分组成。 基准脉冲源产生的100Hz信号为已知。 计时部分由计数、译码及显示电路组成。计时器应包括0.01s、0.1s、秒个位、秒十位及分个位计数器，除0.01s位不需显示外，其余4位数码均经数字显示译码器后送到数码管显示。 控制部分包括单脉冲发生器和节拍信号发生器。 * 设计方案框图 * 方案分析 计数器选用5块CT74290组成，秒个位和秒十位组成六十进制计数器；分个位、0.1s位为十进制计数器，均采用8421BCD码。 0.01s位采用5421码编码的十进制计数器，在计数停止时实现四舍五入。 * 译码部分可选用4片CT54249 4线—7线译码/驱动器来实现，并用4个共阴极七段发光二极管显示。 * 节拍信号发生器可选用一片CT74LS195构成的3位环形计数器来实现。 环形计数器的输出Q0、Q1和Q2分别为清零信号、计时信号和停止信号。 74LS195-4位移位寄存器 * 74LS195构成环形移位计数器 * CP Q0 Q1 Q2 0 0 0 0 1 1 0 0 2 0 1 0 3 0 0 1 4 1 0 0 上电复位 * 数字显示秒表的逻辑电路图 单脉冲发生电路 * 6.6 用Multisim2001分析时序逻辑电路 分析当M取1或0时，分别构成几进制计数器。 * M＝1时 * M＝0时 * 本章小结 1. 时序逻辑电路的特点 同步/异步时序逻辑电路的一般分析方法 写出时钟方程、驱动方程、状态方程及输出方程 利用状态转换图/表和时序图说明电路的逻辑功能 根据要求进行自启动检查 * 本章小结 3. 常用中规模时序电路 1） 寄存器和移位寄存器(74194) 计数器(74160/161,74290) 2）会读功能表（异步/同步作用端）、会分析 3）任意进制计数器的设计 （分为MN及MN两种情况，有清零法及置数法，级联时可采用串行进位及并行进位两种方式） * 本章小结 小规模时序电路的设计方法 逻辑抽象，得到状态转换图 选择触发器的种类和个数 求出状态方程及输出方程，并进而得到驱动方程 画出电路图（根据要求进行自启动检查） 5. 时序电路与组合电路的综合应用 顺序脉冲发生器、序列信号发生器。 * 注意：CO的特点:(1) 1001时，CO＝1，进位应发生在下降沿，异步时加反相器；(2) 若是可逆计数器C/B，做加法时，计到最大数时CO＝1，做减法时，计到全零时BO＝1。 * 当所设计计数器M不是素数时，M=N1?N2,并且N1、N2都小于N时，则可采用级联法构成M进制计数器。 例：用两片74160构成M＝24进制计数器 解：M＝ N1N2＝6×4 采用异步连接方式 两片计数器的状态转换图？ * 当所设计计数器M是素数时，M不能分解成N1?N2形式，并且MN的情况 （1）将2片N进制计数器通过级联构成N?N进制计数器，并且假定MN?N。 （2）通过整体清零或整体预置法，采用与MN情况相同的方法构成M进制计数器。 * 例: 用两片74160接成29进制计数器 由于29是素数，所以采用整体清零法或整体预置法。 解：方法1：整体清零法 1、用并行进位方式接成100进制； 2、M＝29的BCD码(0010)十位 ， (1001)个位 3、CR=Q1?Q3Q0； 4、连线图。 * M＝29的BCD码(0010)十位 ， (1001)个位 注意： 片(II)不出现1001状态，CO无进位输出，门G1输出脉冲极窄，不适合作进位信号。 进位由28译码输出。 * 整体简化状态转换图 0 1 2 26 27 28 29 过渡状态 * 片1状态转换 片2状态转换图 0000 1001 1001 0000 1000 0000 10 10 9 0000 0000 0001 0001 0010 0010 0000 0000 0010 1001 过渡状态 * 方法2：整体置数法 译28，如置零。LD＝0。 工作可靠 ，进位信号可直接从门G引出。 * 片1状态转换