数字电路件数字逻辑设计第三章.pptVIP

第3章 数字电路 介绍数字电路中的电气知识 回 顾 正逻辑和负逻辑 三种基本逻辑：与、或、非 三种描述方法： 真值表 逻辑表达式 逻辑符号 与非和或非 逻辑系列：TTL系列 和 CMOS系列 CMOS逻辑电平 导通电阻的可加性限制了CMOS门的扇入数 3.4 CMOS电路的电气特性 逻辑电压电平 直流噪声容限 扇出 速度、功耗 噪声、静电放电 漏极开路输出、三态输出 3.5 CMOS稳态电气特性 逻辑电平和噪声容限 逻辑电平规格 带电阻性负载的电路特性 非理想输入时的电路特性 扇出（fan-out） 在不超出其最坏情况负载规格的条件下， 一个逻辑门能驱动的输入端个数。 扇出需考虑输出高电平和低电平两种状态 总扇出＝min（高态扇出，低态扇出） 直流扇出 和 交流扇出 负载效应 当输出负载大于它的扇出能力时（P77） 输出电压变差（不符合逻辑电平的规格） 传输延迟和转换时间变长 温度可能升高，可靠性降低，器件失效 不用的CMOS输入端 不用的CMOS输入端绝不能悬空 电流尖峰和去耦电容器 3.6 CMOS动态电气特性 CMOS器件的速度和功耗在很大程度上取决于器件及其负载的动态特性。 速度取决于两个特性： 转换时间（transition time） 传播延迟（propagation delay） 转换时间 上升时间tr 和 下降时间tf 晶体管的“导通”电阻 寄生电容（stray capacitance） 传播延迟 功率损耗 静态功耗（static power dissipation） 动态功耗（dynamic power dissipation） 两个管子瞬间同时导通产生的功耗 PT 对负载电容充、放电所产生的功耗 PL * * 数字逻辑设计及应用 VOUT VIN Vcc R 获得高、低电平的基本原理 逻辑1（高态） 逻辑0（低态） 5.0V 3.5V 1.5V 0.0V 漏极 drain 源极 source 栅极 gate Vgs + N沟道 源极 source 漏极 drain 栅极 gate + Vgs P沟道 VDD = +5.0V VOUT VIN Tp Tn VCC A Z CMOS反相器 VCC A Z CMOS反相器 VDD = +5.0V Z A B CMOS与非门 VCC A Z CMOS反相器 VDD = +5.0V Z A B CMOS或非门 VCC A Z CMOS反相器 VDD = +5.0V A Z 非反相门 VDD = +5.0V Z A B VDD = +5.0V Z A B 物理上的 而不是逻辑上的 数据表（data sheet） 规格说明（教材P69） VDD = +5.0V VOUT VIN Tp Tn VOUT VIN 5.0 1.5 3.5 5.0 电压传输特性 0 1 0 1 高态 不正常状态 低态 VOLmax VILmax VIHmin VOHmin VCC－0.1V 地＋0.1V 0.7VCC 0.3VCC 直流噪声容限（DC noise margin） 多大的噪声会使最坏输出电压被破坏得不可识别 高态 不正常状态 低态 VOLmax VILmax VIHmin VOHmin 30%VCC－0.1V 要求有一定的驱动电流才能工作 VCC A Z VCC RThev Rp Rn VThev + VOUT VIN VCC = + 5.0V Rp 1M? Rn 电阻性 负载 VOLmax IOLmax 输出为低态时 VOUT = VOLmax 输出端吸收电流 sinking current 能吸收的最大电流 IOLmax （灌电流） VCC = + 5.0V Rp Rn 1M? 电阻性 负载 VOHmin IOHmax 输出为高态时 VOUT = VOHmin 输出端提供电流 sourcing current 能提供的最大电流 IOHmax （拉电流） VOUT = 0 VCC = + 5.0V RThev VThev + VIN = 1 VCC = + 5.0V RThev VThev + VOUT = 1 VIN = 0 输出为低态时， 估计吸收电流： 输出为高态时， 估计提供电流： VCC = + 5.0V 400? 2.5k? VIN 1.5V VOUT 4.31V VCC = + 5.0V 4k? 200? VIN 3.5V VOUT 0.24V 输出电压变坏（有电阻性负载时更差） 更糟糕的