复旦微电数字电路第5章 异步时序电路.pptVIP

数字逻辑基础 第五章 异步时序电路 异步时序电路的分类 基本型异步时序电路 依靠电路反馈记忆状态，输入信号为电平型信号。 脉冲性异步时序电路 依靠触发器记忆状态，输入为脉冲信号（时钟信号），但是没有统一的时钟，并且将时钟作为显式的输入对待。 5.1 基本型异步时序电路分析 基本型异步时序电路的模型 基本型异步时序逻辑模型的描述 基本型异步时序电路的稳定条件是y = Y。换句话说，在系统达到稳定以后，Y和y总是相同的。 正因为如此，在基本型异步时序电路中不能将y和Y分别看作现态和次态。 基本型异步时序电路分析的例子 基本型异步时序电路状态转换的特点 假定所有输入中每次只有一个输入发生改变，所以没有类似00→11的状态转换。 输入改变以后，到达的总态如果是不稳定总态，则状态转换过程将继续进行，直到到达稳定总态。 基本型异步时序电路分析的一般过程 另一个例子的分析 电路 激励函数和状态流程表 状态转换图 在特定输入条件下的时序图 功能描述 若在输入x2为逻辑1期间，输入x1发生0到1的变化（上升沿），则在随后的x1第一个逻辑1期间输出等于逻辑0，其余时间均输出逻辑1。 若输入x2为逻辑0，则无论输入x1如何变化，输出总是逻辑1。 5.2 基本型异步时序电路中的竞争与冒险 竞争的例子 发生竞争的总态转换过程 输入序列： 00→10→11→01→11 总态转换： 0000→1011→1111→0110→？ 临界竞争与非临界竞争 基本型异步时序电路在某个输入作用下，从一个稳定状态转换到另一个稳定状态时，如果有多于一个的状态变量需要同时发生变化，则称电路存在竞争。 如果电路最终达到的稳定状态依赖于状态变量变化的次序，则称为临界竞争； 如果最终达到的稳定状态相同，则称为非临界竞争。 临界竞争的判别 在状态转换表中选择一个稳定总态，然后从这个稳定状态向某个相邻列转移。 考察在该列内的状态转换过程。若此转换过程中所有的转换途径都能够到达同一个稳定状态，则此转换过程不发生临界竞争。 改变输入变量以及改变初始稳定总态，重复上两步的判别。直至遍历从所有的稳定总态出发的每种可能的转换途径。 临界竞争的例子1 临界竞争的例子2 临界竞争的消除 在电路中插入可控延迟元件 修改状态流程表中的非稳定状态，使得循环的结果到达目标状态 采用相邻的状态分配来消除临界竞争 增加状态变量 修改状态流程表 相邻的状态分配 相邻状态： 相邻状态分配： 使每个稳定态与它的激励态相邻，可以避免临界竞争。 相邻状态分配的例子 增加状态变量 原始问题 增加状态变量后，做到相邻编码 5.3 基本型异步时序电路设计 限制与要求 每次只允许一个输入变量发生改变 每次输入发生改变后，必须等待电路稳定后方可允许下一个输入发生变化 无冒险 无临界竞争 基本型异步时序电路设计的一般过程 例 设计一个异步时序电路，它有两个输入端x1x2，一个输出端z。当输入x1x2 = 00时，输出z = 0。若在x1由0变1时x2已经是逻辑1，即x2在x1之前变为1，则输出z = x1x2。若x1在x2之前变为1则输出z = 0。 状态转换图与状态流程表 化简 化简以后的状态流程表 状态分配 激励方程、输出方程和逻辑图 5.4 脉冲型异步时序电路的分析和设计 脉冲型异步时序电路与同步时序电路的相同点 都以触发器作为记忆单元 都具有米利与摩尔两种模型，结构类似 脉冲型异步时序电路 触发器具有不同的时钟 时钟信号作为输入处理 同步时序电路 全部触发器具有统一的时钟 时钟信号是默认的，不作为输入处理 脉冲型异步时序电路分析的例子 激励方程与输出方程 触发器的输入方程 状态方程 状态转换表 状态转换图和时序图 脉冲型异步时序电路的设计 设计例1 试用T触发器设计满足下列功能的脉冲型异步时序电路。电路的功能描述是：只有当输入脉冲序列为x1→x1→x2的情况下，在输入x2的同时输出z；其余情况下都没有输出。 T触发器是指只有一个T输入端的触发器。该触发器的状态方程如下： 问题分析 米利模型 定义系统状态： 状态A：原始状态； 状态B：已经输入序列为x1； 状态C：已经输入序列为x1→x1，在此状态下输入x2可以产生输出。 状态转换图 状态编码和状态转换表 激励卡诺图和输出卡诺图 激励函数、输出函数和逻辑图 设计例2：异步计数器 试用JK触发器设计一个12进制异步加法计数器 问题分析 状态转换表 电路结构 时钟的选择原则 本例时钟的选择 激励卡诺图（触发器2、触发器3） 激励函数和逻辑图 ? T触发器的状态转换表 状态 激励态/输出 X=0 X=1 00 00/0 01/0 01 11/1 01/0 11 11/1 10/1