基于OVM网络协议处理芯片验证平台设计.docVIP

基于OVM网络协议处理芯片验证平台设计 　　摘 要： 针对一款网络协议处理芯片，为了保证其设计的正确性，提升验证效率，基于OVM架构，通过SystemVerilog语言搭建了具有受约束的随机激励生成、错误注入、覆盖率收集、正确性自检查等功能的验证平台。通过该验证平台对芯片进行了全方位的高效验证，实现了一次流片成功。基于OVM的验证平台具有良好的可重用性和可扩展性，相对于传统的编写定向测试激励的方法，在验证的高效性、完备性上具有显著的优势。 　　关键词： OVM； SystemVerilog语言； 网络协议处理芯片； 随机激励； 验证平台 　　中图分类号： TN47?34； TN492 文献标识码： A 文章编号： 1004?373X（2014）01?0137?04 　　0 引 言 　　随着集成电路设计技术发展和设计规模的不断膨胀，对设计正确性的验证所耗费的时间越来越长。验证工作大约占据整个项目周期70%左右的时间[1]。验证工作全面与否和效率的高低直接关系到集成电路产品设计的成败和上市的时间。 　　传统的通过Verilog语言撰写定向测试激励的方式只能适应规模较小的设计，对于超大规模的集成电路的正确性验证则难以胜任。SystemVerilog语言是近几年发展起来的、并在大规模集成电路的验证工作上迅速得到广泛应用的、一门集设计与验证为一体的硬件验证语言，它引入面向对象编程的思想，并且支持覆盖率收集、受约束的随机化等对验证来讲非常重要的特性。基于SystemVerilog语言，可以构建由覆盖率驱动的并且受约束的随机激励验证平台[2?3]。 　　随机激励对于测试复杂设计十分关键。定向测试可以找出设计中预期的漏洞，而随机测试则能够找出预料不到的漏洞。搭建随机激励验证平台花费的时间很长，但其回报却很高。每个随机测试都可以共享这个通用的验证平台，而不像每个定向测试都要从零开始编写。受约束的随机激励验证平台找起漏洞来会比定向测试快很多。 　　OVM是Cadence和Mentor两家公司联合推出的仿真验证方法学，它是业界第一个开源的仿真验证资源库，它为验证工程师提供了开源的基类设计代码，可以用于构建可复用的验证环境，并且支持事务级传输模型的接口通信[4]。 　　本文基于OVM架构，通过SystemVerilog语???，给出了一款网络协议处理芯片验证平台的设计。 　　1 OVM简介 　　OVM验证平台由可重用的称之为OVM验证组件（OVCs）的验证环境构成。OVC可以是针对接口协议、子模块或者完整的系统而构建的验证环境。每个OVC遵循相同的结构，可以对具体的协议或设计执行仿真、检查和覆盖率收集。OVC被用于验证待测设计（DUT）的正确性。OVC可以加速DUT验证平台的创建[5]。 　　典型的OVC环境如图1所示。 　　 　　图1 OVC环境示意图 　　一个完整的OVC环境由Data Item、Driver、Sequencer、Monitor、Agent、Environment组成，详细描述见参考文献[5]。 　　2 验证平台的设计实现 　　2.1 验证对象的描述 　　图2所示为网络协议处理芯片的简易结构。芯片对外提供四组接口：两组网络接口、一组配置管理接口、一组SRAM接口。两组网络接口相互通信，从一个网口输入的网络数据包经协议处理单元处理后从另一个网口输出；配置管理口与外部CPU通信，实现芯片的初始化配置、状态监控； SRAM接口与外部存储器连接，提供网络数据处理过程中所需的中间数据缓存的通道。 　　 　　图2 网络协议处理芯片结构 　　2.2 验证平台的结构 　　针对该网络协议处理芯片构建的验证平台结构如图3所示。芯片的SRAM接口与标准的SRAM模型对接，实现读写时序的控制和数据的交互；其他的三组接口分别构建独立的可重用的OVM验证组件（OVC）；Virtual Sequencer容纳各个OVC的sequencer，控制各个OVC随机序列的生成和管理；Scoreboard收集各OVC提供的监测数据，通过与参考模型（RM）的输出结果进行比较，确认芯片输出的正确性；根据芯片的测试验证需求，组合相关的测试序列，生成多组test，供芯片测试验证。 　　2.3 验证平台的设计 　　2.3.1 OVC设计 　　芯片验证平台包含GMAC OVC1、GMAC OVC2和CFG OVC三个独立的验证组件。本文以GMAC OVC1为例，详述OVC的构建方法。 　　（1） Data Item 　　GMAC OVC1为网络接口的验证组件，驱动网络接口的数据为以太网数据包。以太网数据包可以采用分层的方法逐级构建。首先构建链路层的MAC数据包，对MAC头各字段进行随机化定义和约束；然后构建网络层的IP数据包，