集成电路设计原理2014前提问.pptVIP

1.说出典型PN结隔离工艺用到的光刻掩膜版(mask)名称及其作用? 下列哪些器件在典型PN结工艺下不能实现？为什么？N+埋层对他们分别有什么影响？NPN管，超增益NPN管，隐埋齐纳二极管肖特基二极管，衬底PNP管，横向PNP管 1. 分别说出下列单元电路的名称，静态输出高电平的特点，并指出哪个电路在基本CMOS工艺下不能实现。 *HIT Micro-Electronics Center 微电子中心 HMEC 集成电路设计原理 *微电子 3月18日课前提问 2.典型PN结隔离工艺中器件间的隔离是如何实现的？埋层有什么作用？ 3.典型PN结隔离工艺中隔离扩散为什么放在基区扩散之前而不放在基区扩散或发射区扩散之后？ P-Sub N–-epi P+ P+ P N+ N+ C E B 剖面图 3月20日课前提问 1.在N阱硅栅CMOS基本工艺中NMOS管的源漏区注入窗口是如何刻出来的？ 2.在N阱硅栅CMOS基本工艺中采用局部氧化的目的是什么？采用的场区注入又有哪些作用？ 3.说出N阱硅栅CMOS基本工艺用到的光刻掩膜版(mask)名称及其作用? 3月25日课前提问 1.NPN管在发射极条长相同的情况下，双基极双集电极形与单基极条形相比较有哪些特点？ 3.在N阱硅栅CMOS基本工艺中，引线孔、通孔和钝化窗口的作用分别是什么？ 2. 测试时NPN晶体管的饱和压降如果偏高，应如何改进设计？ wc we dce le lc hc hb R1 R5 R4 R2 R3 3月27日课前提问 1.阐述典型PN结隔离工艺中N+埋层的作用？ 2. 抑制寄生MOS管的影响主要是通过采取工艺措施还是版图设计措施？抑制寄生PNP管的影响主要又是哪类措施？为什么？ 3. 在设计集成电路版图时， N+ 有源区连线可否与金属连线交叉通过？ N+有源区连线可否与多晶连线交叉通过？为什么？ 4月1日课前提问 1.对宽长比远大于1的MOS管设计为插指状有哪些好处？ 2.在N阱硅栅CMOS基本工艺中，寄生可控硅结构有什么危害？如何抑制其危害？ 3. 单纯减小工艺特征尺寸对MOS器件会有哪些不良影响？为什么？ 4月3日课前提问 2.设计电阻图形的条宽时应该考虑哪些因素？基区电阻和基区沟道电阻的主要差别有哪些？ 4月8日课前提问 1.典型PN结隔离工艺中器件间的隔离是如何实现的？埋层有什么作用？ 2.集成电路版图必须遵循设计规则进行设计，不能大于设计规则中定义的最小条宽和最小间距。制作集成电路所用的光刻掩膜版是依据集成电路版图制作的，所以集成电路版图的图层与光刻掩膜版之间存在一一对应的关系。这句话有什么错误？ 4月10日课前提问 1.双极型集成电路中集电极电位相同的晶体管都可以放在同一个隔离区中；N阱CMOS集成电路中所有NMOS管具有共同的衬底，而所有的PMOS管也都具有共同的衬底。这段话有什么错误？ 2.采用N阱硅栅CMOS工艺设计集成电路版图时可采用哪些措施来抑制闩锁效应的发生？ 4月15日课前提问 （2）针对CMOS反相器下面说法是否正确？为什么？  NMOS管宽长比越大，低电平输出速度就越快、输出低电平就越低，低电平噪声容限就越高； PMOS管宽长比越大，高电平输出速度就越快、输出高电平就越高，高电平噪声容限就越高。 （1）版图验证流程有哪些环节？各自的目的是什么？ 4月17日课前提问 (1)4个CMOS反相器中已知：VTN=-VTP，μN=2μP。问： Vi Vo VDD 8/1 2/1 Vi Vo VDD 4/1 2/1 Vi Vo VDD 4/1 4/1 Vi Vo VDD 2/1 4/1 上升时间哪个最长？哪个最短？下降时间哪个最长？哪个最短？ 哪个上升时间大于下降时间？ 哪个上升时间小于下降时间？ 哪个上升时间等于下降时间？ 4月17日课前提问 (2)4个CMOS反相器中已知：VTN=-VTP，μN=2μP。问： Vi Vo VDD 8/1 2/1 Vi Vo VDD 4/1 2/1 Vi Vo VDD 4/1 4/1 Vi Vo VDD 2/1 4/1 哪个低电平噪声容限最高？哪个低电平噪声容限最低？哪个高电平噪声容限最高？哪个高电平噪声容限最低？哪个高电平噪声容限等于低电平噪声容限？ 4月17日课前提问 (3)这两个电路分别完成什么功能？电路中哪些器件会存在衬底偏置效应？ VDD A B F A B F VDD p1 p2 n1 n2 P3 p4 n3 n4 4月22日课前提问 Vi Vo VDD ML MI Vi Vo VDD ML MI VGG Vi Vo VDD MB MI ML CB VGL A B F RL VDD A B F VDD MD (a) (b)