第6章-存储器结构.pptxVIP

第6章 存储器的结构主要内容：6.1 并行主存储器系统（了解）6.2 高速缓冲存储器Cache（重点）6.3 虚拟存储器（重点）6.4 辅助存储器6.1 并行主存储器系统一个字长为W位的单体主存，最大频宽Bm=W/TM。设存贮器字长W = CPU字长，则CPU从主存读信息的速率就为W/TM。 单体多字存贮器 要提高主存频宽Bm，在相同技术件条件（即相同的存贮周期TM）下，只能发展多字存贮器。多体(m=4)交叉存贮器 01234567891011例如：模4低位交叉编址 多体交叉存贮器的启动方式：分时启动 4个分体分时启动的时间关系 能并行读出多个CPU字的单体多字和多体单字、多体多字的交叉访问主存系统称为并行主存系统。高速缓存的目的高速缓冲存储器：容量小、速度快目的：提高CPU访问存储器的效率Cache基本工作原理数据交换单位：cache与主存间：块CPU与cache间：字Cache的工作过程命中，则停止访存问题1：如何判断命中？Cache的工作过程问题2：映射到哪里？Cache的工作过程问题3：替换谁？Cache块存块号6.2.2 地址的映象与变换 013456789101112131415161. 全相联映象和变换 主存块Bm可进入cache任一空闲块Dm主存地址：块号Bm 块内地址内存地址：块号Dm 块内地址特点：1、灵活、块冲突率低，利用率高2、地址变换复杂，速度慢，成本高设某计算机主存16MB，Cashe 8KB，按512B划分块，那么主存将划分为32K块，主存块号（地址）15位，Cashe将划分为16块，Cashe号4位，块内地址 9 位。采用全相联方式，需要比较16*152. 直接映象及其变换 主存储器主存按Cache大小分区，区内分块。0区0块，1区0块，2区0块…… 只能进入Cache的0块。Cache0区主存地址：区号区内块号 块内地址内存地址： 块号 块内地址000块001块010块011块100块101块110块111块00块01块10块11块1区特点：1、不灵活、块冲突率高，利用率低2、地址变换简单，仅需比较一次，速度快上例中，直接相联方式将主存按Cache大小在分区，将32K块分成2048个区，每区16块，区号11位，区内块号4位，块内地址9位。采用直接相联方式，需要比较1次3. 组相联映象及其变换 2路组相联： 每2块分成1组，组间采取直接相联，组内采取全相联。000块001块010块011块100块101块110块111块0区0组00块01块10块11块0区1组0组1组Cache主存地址：区号组号 组内块号 块内地址内存地址：组号 组内块号 块内地址主存储器将主存按Cache大小在分区，将32K块分成2048个区，每区16块，区号11位，每区分成8组，每组包含块0，块1。区内组号3位，组内块号1位，块内地址9位。组相连方式比较2*（11+1）例6.2：一个具有4KB直接相联Cache的微处理器，主存容量16MB，设Cache块为4个32位的字。（1）求主存地址中区号、块号、块内地址的位数（2）主存地址为ABCDEF（16进制）的单元在Cache的什么位置？解：块的大小是4个32位字，即16B，那么块内地址4位。 Cache容量4KB 按16B一块，共分256个块，块号8位 主存 16MB 按4KB分区，共分4K个区，区号12位。 主存地址： 区号12 + 块号8 + 块内地址4 对应Cache地址： 块号 1101 1110块内地址 11116.2.3 替换策略(1) 随机法(RAND)： 在比较范围内任取一块淘汰；算法简单，易实现；没有利用历史信息，没有反映程序的局部性，命中率低。(2) 先进先出法 (FIFO)：选取调入最早的一块淘汰；比较容易实现，利用了历史信息，没有反映程序的局部性。(3) 最久最少用法 (LRU)：根据各块使用情况，选择最近最少使用的块淘汰；块地址序列：2 112 9 76 43块分配情况：0#1#2#3#例1：共4个块、LRU算法的全相联Cache，若访问块地址序列为2、11、2、9、7、6、4、3，Cache完成访问的块操作状态?例如 LRU 算法（其中*号表示被选中的淘汰页）：211297643－－112976－－－－11297操作状态： 调进 调进 命中 调进 调进 替换 替换 替换地址流块号：2 11 2 9 7 64 11 10 2块分配情况：0#1#0#1#0#1#0#1#组0组1组2组3例2：块数为8、LRU算法的2路组相联Cache，访问块地址序列为2、11、2、9、7、6、4、11、10、2，Cache完成访问的块操作状态?－－－－－－