汽车单片机原理及应用第二章_MCU的基本结构.pptVIP

存储器组之间的子程序调用-程序示例 当中断产生时，通过使用向量表，指令可以转向由BANK 指定的存储器组。 如果中断时识别BANK 寄存器比较难，可以通过公共区域(0000H ～ 7FFFH)的向量表指定转移目的地的地址，通过使用公共区域中的BANK 寄存器指定转移目的地的存储器组，并执行CALL 指令。 此时在修改RAM 之前保存BANK 寄存器的内容，并在执行RETI 指令前恢复BANK 的值 通过中断将指令转向存储器组区域 微处理器的存储器结构 通过中断将指令转向存储器组区域 通过中断将指令转向存储器组区域-程序示例 内部数据存储空间 包括以下几种RAM： 内部高速RAM 共有1024 × 8 位(FB00H ～ FEFFH)的内部高速RAM，FEE0H ～ FEFFH 共32 字节的区域分配给4组通用寄存器，每组都由8 个8 位寄存器组成。这个区域不可以用作写和执行指令的程序区域。可以作为堆栈存储器使用 内部扩展RAM 共有6144 × 8 位(E000H ～ F7FFH)的内部扩展RAM，可作为普通数据区域，同时也可作为写和执行指令的程序存储区域。但不能用作堆栈 微处理器的存储器结构 特殊功能寄存器(SFR)区域 片内外围硬件的特殊功能寄存器(SFR)被分配在： FF00H ～ FFFFH 的区域 WDTE 的复位值由选项字节的设置决定， 复位后该寄存器的 值立即变为00H，但在等待高速内部振荡器的振荡精确稳 定后，该寄存器值会自动变为80H。 RESF 的复位值会根据复位源的变化而变化 LVIM 和LVIS 的复位值随着复位源而变化 不管内存容量有多大，内存容量切换寄存器(IMS)和内部扩展 RAM 容量切换寄存器(IXS)的初始值都是固定的(IMS = CFH, IXS = 0CH) 微处理器的存储器结构 微处理器的通用I/O 口 微处理器的通用I/O 口 微处理器的通用I/O 口 未使用引脚的处理方式 CMOS 设备的输入引脚保持开路可能导致误操作。 如果一个输入引脚未被连接，由于噪音等原因可能导致误操 作。 CMOS 设备的操作特性与Bipolar 或NMOS 设备不同，CMOS 设备的输入电平必须借助上拉或下拉电路固定在高电平 或低电平。 即使可以作为输出引脚，每个未被使用的引脚也应该通过附 加电阻连接到VDD 或GND。 对未使用引脚的处理因设备而异，对于每种类型的微处理 器，必须遵循与设备相关的规定和说明。 μPD78F0547D 的引脚I/O 电路类型和未使用引脚的处理方 式如下： 微处理器的通用I/O 口 端口模式寄存器(PM0 ～ PM7, PM12 和PM14)： 以1 位单元的方式定义端口的输入或输出模式。可以由1 位或8 位存储器操作指令设置这些寄存器 端口控制 端口控制 引脚I/O模式选择 端口寄存器(P0 ～ P7, P12 ～ P14)： 设置芯片端口要输出的数据。如果在输入模式下读端口，则读取的是引脚电平。如果在输出模式下读端口，则读取的是输出锁存器的值。可以由1 位或8 位存储器操作指令设置这些寄存器 端口控制 输入输出数据控制 端口控制 上拉电阻选择寄存器(PU0, PU1, PU3 ～ PU7, PU12 和PU14)： 寄存器指定是否使用P00 ～ P60、P10 ～ P17、P30 ～ P33、P40 ～ P47、P50 ～ P57、P60～ P67、P70 ～ P77、P120 或P140 ～ P145 的内部上拉电阻。 内部上拉电阻可以以1 位单元的方式用于那些已设置为输入模式的引脚，并且这些引脚已通过PU0、PU1、PU3 ～ PU7、PU12 和PU14 指定为使用内部上拉电阻。 不论是否设置了PU0、PU1、PU3 ～ PU7、PU12 和PU14，设置为输出模式的引脚和用作复用功能的输出引脚都不连接内部上拉电阻。可以由1 位或8 位存储器操作指令设置这些寄存器 端口控制 端口控制 上拉电阻选择寄存器 A/D 端口配置寄存器(ADPC)： 寄存器将P20/ANI0 ～ P27/ANI7 引脚切换为数字I/O 端口或A/D 转换器的模拟输入。可由1 位或者8 位存储器操作指令对ADPC 进行设置 通过使用端口模式寄存器2(PM2)将A/D 转换通道设置为输入模式； 在使用模拟输入通道选择寄存器（ADS）时，不必通过ADPC 将引脚设置为数字I/O 引脚；如果将数据写入ADPC，产生一个等待周期。当CPU 使用子系统时钟并且外部硬件时钟停止时，不要将数据写入ADPC 端口控制 写入I/O 端口 （1）输出模式：使用传送指令对输出锁存器进行写操作，输出锁存器的内容从引脚输出。一旦数据写入输出锁存器，一直保存到新数据写入。通过复位将输出锁