电工电子学第3阶段练习试题.doc

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
江南大学现代远程教育 第三阶段练习题 考试科目:《电工与电子学》第13 章至第14 章(总分100分) __________学习中心(教学点) 批次: 层次: 专业: 学号: 身份证号: 姓名: 得分: 一、选择题(每小题2分,本题共30分) 1、一位十六进制数可以用多少位二进制数来表示?( ) A. 1B. 2C. 4D. 16 2、以下电路中常用于总线应用的是( ) A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门 3.以下表达式中符合逻辑运算法则的是( ) A.C?C=C2 B.1+1=10 C.01 D.A+1=1 4.T触发器的功能是( ) A. 翻转、置“0” B. 保持、置“1” C. 置“1”、置“0”D. 翻转、保持 5. 存储8位二进制信息要多少个触发器( ) A.2 B.3 C.4 D.8 6. 时序逻辑电路中一定是含( )。 A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器 7. 用n个触发器构成计数器,可得到最大计数长度是( )。 A. n B. 2n C . 2n D. 2n-1 8、能实现分时传送数据逻辑功能的是( )。 A. TTL与非门 B. 三态逻辑门 C. 集电极开路门 D. CMOS逻辑门 9. 逻辑表达式Y=A+BC,则下列说法正确的是( )。 10. 若将D触发器的D端连在端上,经100个脉冲后,它的次态Q(t+100)=0,则现态Q(t)应为( )。 A. 0 B. 1 C. 与原状态无关 11. 要使JK触发器的输出Q从1变成0,它的输入信号JK应为( )。 A. 00 B. 01 C. 10 D. 无法确定 12. 用74LS138译码器实现多输出逻辑函数,需要增加若干个( )。 A. 非门 B. 与非门 C. 或门 D. 或非门 13. 组合电路设计的结果一般是要得到( )。 A. 逻辑电路图 B. 电路的逻辑功能 C. 电路的真值表 D. 逻辑函数式 14. 七段显示译码器是指( )的电路。 A. 将二进制代码转换成0~9个数字 B. 将BCD码转换成七段显示字形信号 C. 将0~9个数转换成BCD码 D. 将七段显示字形信号转换成BCD码 15、可以将输出端直接并联实现“线与”逻辑的门电路是( )。 A.三态输出的门电路; B.推拉式输出结构的TTL门电路; C.互补输出结构的CMOS门电路; D.集电极开路输出的TTL门电路。 二、填空题、构造一个模6计数器需要 个状态, 个触发器。 =( )。 5、主从JK触发器的J=0,K=1时,CP的下降沿来后,( )。 6、编码器的功能是( )。 7、触发器在输入信号消失后,能保持( )不变。 三、判断题,每小题2分) ( )1、组合电路有记忆功能。( )3、4、CMOS电路的多余输入端不允许悬空。 ( )2、JK触发器只有J、K端同时为1,则一定引起状态翻转。5、为避免主从JK触发器的一次变化问题,故在CP=1期间应确保J,K的输入状态保持不变。 四、分析设计题(每小题10分,总30分) 1、用代数法化简下列表达式 F= 2、已知CMOS主从型JK触发器各输入端的电压波形如下右图所示,试画出和的波形。设触发器初始状态为0。 3、试用门电路设计一个三人表决器。 参考答案: 选择题(每小题2分,

文档评论(0)

js1180 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档