大学电子电路基础 第十二章.ppt

12.1 时序逻辑电路的基本概念 一、 时序逻辑电路的结构及特点 时序逻辑电路——任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。 时序电路的特点： （1）含有具有记忆元件（最常用的是触发器）。 （2）具有反馈通道。 二、 时序逻辑电路的分类 电路状态转换情况 同步时序逻辑电路 异步时序逻辑电路 二、同步时序逻辑电路的分析 试分析下图所示的时序逻辑电路。 （3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： （4）作状态转换表及状态图 ①当X=0时：触发器的次态方程简化为： ①当X=1时：触发器的次态方程简化为： 输出方程简化为： 根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。 CP1=Q0 （当FF0的Q0由0→1时，Q1才可能改变状态） ②输出方程： ③各触发器的驱动方程： （4）作状态转换图、时序图。 用“观察法”作出该电路的时序波形图和状态图。 由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。 3．集成二进制计数器举例 ① 异步清零。 二、非二进制计数器 N进制计数器又称模N计数器。 然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程： （3）作状态转换表。 （4）作状态图及时序图。 （5）检查电路能否自启动 用同样的分析的方法分别求出6种无效状态下的次态，得到完整的状态转换图。可见，该计数器能够自启动。 2．集成十进制计数器举例 （1）8421BCD码同步加法计数器74160 三、集成计数器的应用 （2）异步级联 例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。 （3）用计数器的输出端作进位/借位端 有的集成计数器没有进位/借位输出端，这时可根据具体情况，用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。 2．组成任意进制计数器 （1）异步清零法 异步清零法适用于具有异步清零端的集成计数器。 （2）同步清零法 同步清零法适用于具有同步清零端的集成计数器。 例：用集成计数器74163和与非门组成的6进制计数器。 （3）异步预置数法 异步预置数法适用于具有异步预置端的集成计数器。 例：用集成计数器74191和与非门组成的余3码10进制计数器。 （4）同步预置数法 同步预置数法适用于具有同步预置端的集成计数器。 例：用集成计数器74160和与非门组成的7进制计数器。 12.4 数码寄存器与移位寄存器 74LS175的功能: RD是异步清零控制端。 （1）同步级联。 例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。 1．计数器的级联 例：如用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。 模为10×10=100 例：用集成计数器74160和与非门组成的6进制计数器。 若输入：1 0 0 1 0 0 0 0 1、电路结构 存入： 1 0 0 1 2、工作原理 存数指令 CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 1D R 1D R 1D R 1D R RD 集成数码寄存器74LSl75 ： 一、 数码寄存器 数码寄存器——存储二进制数码的时序电路组件 D0～D3是并行数据输入端，CP为时钟脉冲端。 Q0～Q3是并行数据输出端。 二、 移位寄存器 1、左移位电路组成 （从Q0 向Q3移) Q0端是串行输出端； DIL是左移数据输入端； 1D C1 FFD Q3 1D C1 FFC Q2 1D C1 FFB Q1 1D C1 FFA Q0 CP DIL Q0Q1Q2Q3 端是并行输出端。 移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。 2、工作过程 例如：要移入D0D1D2D3 左移状态表 Q0 Q1 Q2 Q3 DIL CP顺序 X X X D0 X X D0 D1 X D0 D1 D2 D0 D1 D2 D3 4个CP过后，D0D1D2D3移入 D0 1 D1 2 D2 3 D3 4 1D C1 FFD Q3 1D C1 FFC Q2 1D C1 FFB Q1 1D C1 FFA