数电课63.pptVIP

N = 16×16=256 + 0 0 0 1 CP 0000 1111 计数状态 : 0000 0000 ～1111 1111 并行进位：低位片的进位作为高位片的使能 计数状态 : 0000 0000 ～1111 1111 采用串行进位时，为什么低TC要经反相器后作为高位的CP？ + 0 0 0 1 0000 1111 串行进位：低位片的进位作为高位片的时钟 用集成计数器构成任意进制计数器的一般方法 1）N M 的情况 ： （已有的集成计数器是M 进制，需组成的是N 进制计数器 ） 实现的方法： 反馈清零法 反馈置数法 利用清零输入端，使电路计数到某状态时产生清零操作，清除M–N个状态实现N进制计数器。 利用计数器的置数功能，通过给计数器重复置入某个数码的方法减少(M–N)个独立状态，实现N进制计数器。 小结 2）N M 的情况 （1）串行进位方式： （2）并行进位方式： ----采用多片M进制计数器构成。 按芯片连接方式可分为： 构成异步计数器 构成同步计数器 实现的方法： 用74LVC161构成模216的同步二进制计数器 结构特点： 1）低位芯片的进位输出TC与右邻高位芯片的CET端相连。只有在进位信号TC为高电平的一个周期时间段内，高位芯片才能响应CP信号进行计数，其余时间均被禁止计数，这样大大提高了可靠性和抗干扰能力。 2）IC0的进位信号TC直接接到各高位芯片的CEP端，而由于芯片内部的CET直接控制着进位信号TC，这样当IC1和IC2都为1111状态时，若IC0的TC输出一个高电平，只需经过有限几个门电路的延迟便将进位信号传递到IC3的CET端，从而使之快速进入计数状态。这是一种快速传递进位信号的连接方式。 应用举例 序列信号发生器 在CP的作用下，Y 端产环序列信号 如要求Y 端产环序列信号，如何改变电路的连接？ 0 1 1 CP 74LS151 D 0 D 1 D 2 D 3 D 4 D 5 D 6 EN C B A Y D 7 2. 异步二-十进制计数器 将图中电路按以下两种方式连接： 试分析它们的逻辑输出状态。 接计数脉冲信号，将Q0与 相连； （1） 接计数脉冲信号，将Q3与 相连 （2） 两种连接方式的状态表 计数顺序 连接方式1（8421码） 连接方式2（5421码） Q3 Q2 Q1 Q0 Q0 Q3 Q2 Q1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 2 0 0 1 0 0 0 1 0 3 0 0 1 1 0 0 1 1 4 0 1 0 0 0 1 0 0 5 0 1 0 1 1 0 0 0 6 0 1 1 0 1 0 0 1 7 0 1 1 1 1 0 1 0 8 1 0 0 0 1 0 1 1 9 1 0 0 1 1 1 0 0 （1）工作原理 置初态Q3Q2Q1Q0=0001， ① 基本环形计数器 状态图 3. 环形计数器 第一个CP: Q3Q2Q1Q0=0010， 第二个CP: Q3Q2Q1Q0=0100， 第三个CP: Q3Q2Q1Q0=1000， 第四个CP: Q3Q2Q1Q0=0001， 第五个CP: Q3Q2Q1Q0=0010， 不必译码，但状态利用率不高！ a、电路（十状态计数器） ② 扭环形计数器 b、状态图(M-10) c 、状态表 状态编号 Q4 Q3 Q2 Q1 Q0 0 0 0 0 0 0 1 0 0 0 0 1 2 0 0 0 1 1 3 0 0 1 1 1 4 0 1 1 1 1 5 1 1 1 1 1 6 1 1 1 1 0 7 1 1 1 0 0 8 1 1 0 0 0 9 1 0 0 0 0 状态编号 Q4 Q3 Q2 Q1 Q0 0 0 0 0 0 0 1 0 0 0 0 1 2 0 0 0 1 1 3 0 0 1 1 1 4 0 1 1 1 1 5 1 1 1 1 1 6 1 1 1 1 0 7 1 1 1 0 0 8 1 1 0 0 0 9 1 0 0 0 0 译码电路简单, 且不会出现竞争冒险 状态译码 作 业 P356~361 6.4.1、6.5.2、6.5.3、 6.5.11 、 6.5.18 * 状态不变 数据选择器输入0 当 S1S0 = 00 Clear = 1 每个触发器的 D端等于其输出状态 0 0 (b) CMOS 4位双向移位寄存器74HC/HCT194 D3 D2 D1 D0 Q3 Q2 Q1 Q0 清零 当 Clear = 0 所有触发器同时被清零 0 (b