《资料处理》PPT课件.pptVIP

Chapter 2　資料處理 2.1　電腦架構 2.2　機器語言 2.3　程式執行 2.4　算術/邏輯指令 2.5　與其他設備通訊 2.6　其他架構 2.1　電腦架構 ★ 圖 2.1　CPU 及主記憶體由匯流排連接 ★ 圖 2.2　記憶體內的值相加 2.2　機器語言 ★ 圖 2.3　將存於記憶體中的數值相除 ★ 圖 2.4　附錄 C 所述機器的結構 ★ 圖 2.5　附錄 C 機器的指令格式 ★ 圖 2.6　指令 35A7 的解碼 ★ 圖 2.7　圖 2.2 中的指令編碼後的版本 2.3　程式執行 ★ 圖 2.8　機器週期 ★ 圖 2.9　將 B258 這個指令解碼 ★ 圖 2.10　圖 2.7 的程式存入主記憶體並準備開始執行 ★ 圖 2.11　執行機器循環的提取步驟 2.4　算術/邏輯指令 ★ 圖 2.12　將 65（十六進制）位元圖樣向右移位一位元 2.5　與其他設備通訊 ★圖 2.13　匯流排上所連接的各種控制卡 ★圖 2.14　記憶體對照式輸出入的示意圖 2.6　其他架構 常用的通訊媒介 兩種類型：平行（parallel）及串列（serial）。 平行通訊（parallel communication）：數個訊號被同時藉由不同的線路傳送。 串列通訊（serial communication）是基於在單一條線上一次傳送一個信號。 通訊速率 位元資料在電腦各單元之間傳送的速率是以每秒位元數（bits per second, bps）來衡量：Kbps（kilo-bps，一千 bps）、Mbps（mega-bps，一百萬 bps）及 Gbps（giga-bps，十億 bps）。 管線 管線（pipelining）：技術允許機器週期的各步驟可以重疊。具體來說，當一個指令執行時，下一個指令就可以被擷取，在任何一個時點可以有一個以上的指令「在管線中」，真正的目的是要改善機器的總工作量（throughput）。 多處理器機器 以管線（pipelining）的方式可同時處理多項工作，因此可視為邁向平行處理（parallel processing）的第一步，但是真正的平行處理需要多個處理器，因此而有多處理器機器（multiprocessor machines）的產生。 多指令流，多資料流（MIMD）。 單指令流，單資料流（SISD）。 單指令流，多資料流（SIMD）。 * * * * * * 電腦內控制資料處理的電路叫中央處理單元［central processing unit, CPU，通常簡稱為處理器（processor）］。 這些處理器也稱為微處理器（microprocessors）。 CPU 的基本概念 CPU 由兩部份構成(圖 2.1)：算術/邏輯單元（arithmetic/logic unit），其中包含執行資料處理（例如加法及減法）的電路；控制單元（control unit），其中包含協調機器動作的電路以及暫存器單元（register unit），其中含有暫存器（register）的資料儲存記憶單元。 CPU 和主記憶體經由一些叫匯流排（bus）的線路（圖 2.1）相連。經由此匯流排，CPU 可藉由提供適當的記憶體位址與電子信號，來告訴記憶體電路取出（讀）特定記憶單元內的資料。 將存於主記憶體中的兩個值相加，圖 2.2 列出五個步驟。 儲存程式的概念 控制單元從主記憶體取用程式，再將指令解碼，並且執行。 將電腦程式儲存於主記憶體的想法稱為儲存程式的概念（stored-program concept）。 CPU 被設計成能夠辨識編碼成位元圖樣的指令。這些指令集加上編碼系統就被稱為機器語言（machine language），而利用這個語言所寫出來的指令稱為機器指令（machine instruction）。 指令清單 一個典型 CPU 必須能夠解碼，而且執行的機器指令清單。 CPU 設計的兩種理念。其一 CPU 應被設計來執行最起碼的機器指令集，即所謂的精簡指令集電腦（reduced instruction set computer, RISC）。 另一方面，CPU 具有執行大量複雜指令的能力，即所謂的複雜指令集電腦( complex instruction set computer, CISC )。 機器的指令可以分成三類：(1) 資料傳送類；(2)算術/邏輯類；及 (3) 控制類。 資料傳送類：由要求將資料從某一處移至另一處的各種指令所組成。圖 2.2 中的步驟 1、2 及 4 即屬此類。 傳送（transfer）、搬移（move）。 圖 2.2 中步驟 1、2 為 LOAD 指令，而步驟 4 是一個 STORE 指令。 處理機器的輸出入（I/O）動作，稱為輸出入指令（I/O instructions）。 算術/邏輯類：