电子设计大赛——Verilog与FPGA.pptVIP

下载本文档

28
0
约小于1千字
约 62页
2018-07-04 发布于河南
举报
版权申诉

电子设计大赛——Verilog与FPGA.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

电子设计大赛——Verilog与FPGA

电子设计大赛—— Verilog 与 FPGA;什么是Verilog HDL？;Verilog与C语言;记住！;也许有用的Tips;语法--符号;语法--数字量;语法--变量定义;语法--变量声明;语法--变量赋值;语法--assign与wire;语法--assign与wire;语法--initial/always与reg;语法--initial/always与reg;语法--算数运算符;语法--逻辑运算符与关系运算符;语法--条件运算符;语法--位运算符;拼接运算符与重复操作符;语法--移位运算符;语法--一元约简运算符;语法--begin …end;语法--触发，“@”;语法--触发事件;语法--条件语句if;语法--条件语句case;语法--条件语句case;语法--条件语句if与case的区别;语法--循环语句;语法--任务和函数;语法--模块的概念;语法--module的结构;语法--module实例：3-8译码器;语法*--阻塞与非阻塞的深入理解;语法*--阻塞与非阻塞的深入理解;语法*--阻塞与非阻塞的深入理解;语法*--阻塞与非阻塞的深入理解;语法*--模块调用;语法*--模块调用;语法*--模块调用;语法*--状态机;语法*--状态机;语法*--状态机;语法*--状态机;语法*--状态机;语法*--状态机;语法*--状态机;写在Verilog的最后;写在Verilog的最后;;FPGA的概述;FPGA使用注意;FPGA内部硬件;FPGA内部硬件;FPGA内部硬件;Quartus工具推荐;Quartus工具推荐;Quartus工具推荐;Quartus工具推荐;Quartus工具推荐;Quartus工具推荐;