第3章 存储器的体系结构82258.ppt

第3章 存储器体系结构 内容提要： 第3章 存储器体系结构 3.1 概 述 3.2 高速缓冲存储器Cache 3.3 虚拟存储器 3.4 存储器保护措施 3.1 概 述 3.1.1 存储器的层次结构 3.1.2 基本概念与性能参数 3.1.3 多体并行存储器 3.1.4 磁盘阵列 3.1.1 存储器的层次结构 3.1.2 基本概念与性能参数 3.1.3 多体并行存储器 3.1.4 磁盘阵列 3.2 高速缓冲存储器Cache 3.2.1 Cache的基本概念 3.2.2 Cache的组成与工作原理 3.2.3 地址映象与变换 3.2.4 Cache置换策略与主存更新方法 3.2.5 Cache性能分析 3.2.1 Cache的基本概念 3.2.2 Cache的组成与工作原理 3.2.3 地址映象与变换 设某计算机的cache采用4路组相联映像，已知容量为16KB，主存容量为2MB，每块有8个字，每个字有32位。问 主存地址多少位？各字段如何划分？ 3.2.4 Cache置换策略与主存更新方法 3.2.5 Cache性能分析 3.3 虚拟存储器 3.3.1 虚拟存储器的基本概念 3.3.2 虚拟存储器的管理方式 3.3.3 虚拟地址快速变换法 3.3.4 置换策略 3.3.5 虚拟存储器管理举例 3.3.1 虚拟存储器的基本概念 3.3.2 虚拟存储器的管理方式 3.3.3 虚拟地址快速变换法 3.3.4 置换策略 3.3.5 虚拟存储器管理举例 3.4 存储器保护措施 图3.35 三种置换策略比较 这里以80486为例，说明其虚拟存储器的管理方式。 80486有32位地址线，物理存储器空间为232=4GB；内部采用段页式管理，可实现64TB虚拟存储器的映象管理；另外设有8KB片内Cache，与外部结合可构成二级Cache。在段页管理中采用了4级保护措施。有实地址方式、保护方式和平台管理方式。 其中实地址方式是开机或复位时自动进入，与8086相同，段寄存器左移4位与偏移量相加构成20位的物理地址，最大寻址范围为1MB 保护方式是把存储器空间分成段和页，通过段页映象实现64TB的虚拟存储空间管理。 而平台管理方式是使所有段都能映象到整个物理存储器空间上，段的偏移量既可以代码区为基准，又可以数据区为基准。下面主要介绍保护方式下的段页式管理。 1.分段管理 80486微处理器有6个16位段寄存器，用来实现存储器空间的分段管理。通过描述符提供段基址和相关属性，比如段的长度、访问方式、是否修改过以及特权级别等。 　针对不同的系统程序、用户程序和I/O处理程序有不同的描述符，不同类型的描述符集中在一起构成不同的描述符表，其中最主要的是全局描述符表和局部描述符表，如图3.36所示，通过段寄存器中选择符的TI标志选择。TI=0，选择全局描述符表；TI=1，选择局部描述符表。RPL表示特权，即0～3级。 图3.36 全局描述符表和局部描述符表 根据选择符可选择描述符表中的某一项，取出其中的段基址与虚拟逻辑地址中的段偏移量相加，即可生成线性地址，如图3.37所示。 如果分页变换被禁止，线性地址就是主存物理地址。如果分页没有被禁止，还需页变换后才能生成32位的物理地址。　 图3.37 段变换过程 图3.21 Cache加速比 其加速比Sp与命中率Hc之间的关系如图3.21所示，通过提高命中率可提高加速比。 图3.22 命中率与Cache容量的关系 （3）Cache命中率 　是访问Cache时命中次数与总的访存次数之比，而未命中率=1-命中率。命中率与Cache的容量、块的大小、地址映像方式、置换策略等因素都有关系。这里主要说明与Cache容量、块的大小以及组相联中的组数之间的关系。 ① 与Cache容量的关系如图3.22所示，可用关系式Hc=1-1/√S 表示，随着容量的增大，命中率提高，但不会等于1。 图3.23 命中率与块大小的关系 ② 与块大小的关系如图3.23所示，块增大，命中率Hc提高；但是再增大，块的数量减少，大到一定程度，命中率Hc下降。因此，二者之间有一个平衡点。 ③ 与组数的关系。在组相联映像方式中，由于组间是直接映像，组内是全相联映像，若组数增加，直接映像的成分增加，致使主存中的数据块影射到Cache中的块数减小，命中率下降；相反，命中率提高。 3. 共享主存多处理机系统中Cache的一致性 对于共享主存的多处理机系统，绝大多数都有自己的高速缓存Cache，且与主存连接，构成二级存储器系统，如图3.24所示。 各处理机中的Cache称为局部Cache，都存在与共享主存保持一致性的