VHDL数字电路设计教程（巴西)佩德罗尼第五讲并发代码.pptVIP

* 注意：块语句的使用不影响逻辑功能 以下两种描述结果相同： 描述一： a1: out1=‘1’ after 2 ns; a2: out2=‘1’ after 2 ns; a3: out3=‘1’ after 2 ns; 描述二： a1: out1=‘1’ after 2 ns; blk1: block begin a2: out2=‘1’ after 2 ns; a3: out3=‘1’ after 2 ns; end block blk1; * 卫式（Guarded）块 与simple block相比，多了一个卫氏表达式。只有当卫氏表达式的值为真时，含有关键字guarded的语句才能执行（相当于条件执行语句，容易生成latch，小心！）。 语法结构： 标记：block （卫氏表达式） { 声明部分 } begin { guarded语句和其它并发描述语句 } end block [ 标记 ]； * 例子1： 用guarded block实现锁存器 功能描述： 只有当clk=‘1’时，才执行语句q=d; LIBRARY ieee; USE ieee.std_logic_1164.all; entity latch is port(d,clk:IN std_logic; q:OUT std_logic); end latch; architecture latch of latch is begin b1:block (clk=‘1’) begin q=guarded d; end block b1; end latch; 卫氏表达式 卫氏语句 * 例子2： 用guarded block实现D触发器 功能描述： 只有当clk为上升沿时，才执行卫氏语句; LIBRARY ieee; USE ieee.std_logic_1164.all; entity dff is port(d,clk,rst:IN std_logic; q:OUT std_logic); end dff; architecture dff of dff is begin b1：block (clk’EVENT AND clk=‘1’) begin q=guarded ‘0’ when rst=‘1’ else d; end block b1; end dff; 卫氏表达式 卫氏语句 * 注意： 无论是simple block还是guarded block，内部都可以嵌套其他block，语法结构如下： lable1: block [顶层block的声明部分] begin [顶层block的并发描述语句] label2: block [嵌套block的声明部分] begin [嵌套block的并发描述语句] end block label2; [顶层block的其它并发描述语句] end block label1; * 使用并发代码设计纯组合逻辑要注意一点： 不能有反馈信号！！！ 如： b:=a NAND c; c:=b XOR d; 时序电路中反馈信号则很常见! * 在并发代码中可以使用的项： WHEN语句（WHEN/ELSE语句或者WITH/SELECT/WHEN） GENERATE语句 BLOCK语句 使用如逻辑、算术等运算操作符等的赋值语句也属于并发代码，可产生组合逻辑电路 小结： * 第5章 思考题 1、块语句的作用是什么？有什么特点？ 2、when/else语句与with/select/when语句在用法上有何区别？ 3、生成（generate）语句与循环(loop)语句的异同点是什么？ 实验课二： （1）用GENERIC语句改写例4.1，设计成通用译码器，要求书写tb代码并仿出波形； （