三位二进制减法计器的设计.docxVIP

PAGE \* MERGEFORMAT 3目录TOC \o 1-3 \h \u HYPERLINK \l _Toc18975 1设计目的与作用 1 HYPERLINK \l _Toc24328 1.1设计目的及设计要求 1 HYPERLINK \l _Toc10865 1.2设计作用 1 HYPERLINK \l _Toc20796 2设计任务 1 HYPERLINK \l _Toc2936 3三位二进制减法计数器的设计 1 HYPERLINK \l _Toc13279 3.1设计原理 1 HYPERLINK \l _Toc19588 3.2设计过程 2 HYPERLINK \l _Toc18290 4 74161构成227进制同步计数器并显示 4 HYPERLINK \l _Toc22723 4.1设计原理 4 HYPERLINK \l _Toc27760 4.2设计过程 4 HYPERLINK \l _Toc12474 5仿真结果分析 5 HYPERLINK \l _Toc9051 5.1三位二进制减法计数器仿真结果 5 HYPERLINK \l _Toc5292 5.2 74161构成227进制同步计数器的仿真结果 8 HYPERLINK \l _Toc3593 6设计总结 8 HYPERLINK \l _Toc32565 7参考文献 91设计目的与作用1.1设计目的及设计要求按要求设计三位二进制减法计数器（无效状态001，011）及用74161构成227进制同步计数器并显示，加强对数字电子技术的了解，巩固课堂上学到的知识，了解计数器，并且加强对软件multisim的了解。1.2设计作用 multisim仿真软件的使用，可以使我们对计数器及串行检测器有更深的理解，并且学会分析仿真结果，与理论结果作比较。加强了自我动手动脑的能力。2设计任务1.三位二进制减法计数器（无效状态001，011）2.74161构成227进制同步计数器并显示3三位二进制减法计数器的设计3.1设计原理 设计一个三位二进制减法计数器（无效状态001，011）000 /0 010 /0 100 /0 101 /0 110 /0 111 /1 排列 图3.1.1 状态图3.2设计过程a．选择触发器 由于JK触发器的功能齐全，使用灵活，在这里选用3个CP上升沿触发的边沿JK触发器。b．求时钟方程 采用同步方案，故取c．求状态方程 由3.1所示状态图可直接画出电路次态卡诺图。再分解开便可以得到如图各触发器的卡诺图。 Q1nQ0n Q2n 00 01 11 10111xxxxxx0000101001101010 1图3.2.1次态卡诺图Q1nQ0nQ2n 00 01 11 101xx001110 1图3.2.2的卡诺图Q1nQ0n Q2n 00 01 11 10 1xx01010 0 1图3.2.3 的卡诺图Q1nQ0n Q2n 00 01 11 10 1 xx0000101 图3.2.4 的卡诺图 状态方程： （1） （2） （3）（2）求驱动方程 JK触发器的特性方程为 , ，（3）画逻辑电路图 选用触发器，写出时钟方程，输出方程，驱动方程，便可以画出如图所示的逻辑电路图。图3.2.5 三位二进制减法计数器逻辑电路图（4）检查电路能否自启动 ，可见在CP操作下都能回到有效状态，电路能够自启动。4 74161构成227进制同步计数器并显示4.1设计原理 3位二进制的状态图，从初态000开始，在第一个计数脉冲作用后，触发器FF0由0翻转为1（Q0的借位信号），此上升沿使FF1也由0翻转为1(Q1的借位信号)，这个上升沿又使FF2由0翻转为1，即计数器由000变成了111状态。在这一过程中，Q