基于AD9255数据采集系统设计与分析.docVIP

基于AD9255数据采集系统设计与分析 　　摘要：简要介绍AD9255的性能与特点，并结合FPGA设计1个数据采集系统，完成同步接收、数字下变频、FFT以及频谱显示等操作。设计中，着重分析对同步采样有较大影响的异步数据同步接收模块。同时，简要说明Dither技术在AD采样中的应用，并深入探究AD9255的可选片内抖动功能，最后根据实验数据给出该可选片内抖动功能的作用效果。 　　关键词： 　　AD9255；同步采样；无杂散动态比；Dither 　　中图分类号：TP391文献标识码：A文章编号2013　　0引言 　　模数转换电路作为模拟技术与数据技术的接口，广泛应用于工业控制、雷达、通信、消费电子等各个领域，在信息技术中起着重要作用。随着数字技术、软件无线电和微电子技术的高速发展，极大地促进了模数转换电路设计技术的发展。ADC的动态特性参数无杂散动态范围（SFDR）表征了ADC非线性及噪声对转换性能的影响。频域分析测试法是目前高速模数转换电路动态测试常用的方法，通过将测试信号采样到的时域输出数据转换到频域，在频域对数据进行分析以获得高速模数转换电路的动态转换特性参数[1]。本文介绍了一款14位、125 MSPS的高性能模数转换器AD9255，并基于AD9255设计了一个数据采集系统。实验结果表明，该采集系统能很好地实现AD9255的同步采样，并能完成数字下变频和频谱的建立。 　　1AD9255介绍 　　AD9255是一款14位、125 MSPS模数转换器（ADC），旨在支持需要高性能、低成本、小尺寸且具多功能性的通信应用。该ADC内核采用多级差分流水线架构，集成输出纠错逻辑，在125 MSPS数据速率时可提供14位精度，并保证在整个工作温度范围内无失码。它具有宽带宽、差分采样保持模拟输入放大器，支持用户可选的各种输入范围。该器件适用于在连续通道中切换满量程电平的多路复用系统，以及采用远超过奈奎斯特速率的频率对单通道输入进行采样。与以前的模数转换器相比，AD9255的功耗与成本均有所降低，适用于通信、仪器仪表和医疗成像等应用[1]。 　　2基于AD9255的数据采集系统设计 　　2.1系统总体结构 　　AD9255输出数据格式为并行1.8 V CMOS或LVDS （DDR）。与单端信号相比，差分信号抗干扰的能力更强，因为差分信号在布线时要求等长、等宽、贴近以及同层。因此，外部干扰噪声将被同值而且同时加载到差分的2根信号上，其差值在理想情况下为0，对信号的逻辑值产生的影响较小。此外使用差分信号能有效抑制电磁干扰（EMI）。因为差分的2个信号距离很近且信号幅值相等、极性相反，这2根线与地线间耦合电磁场的幅值相等，将相互抵消，因此差分信号对外界的电磁干扰较小。同时，由于差分信号的接收端是2根线上的信号幅值之差发生正负跳变的点，作为判断逻辑0/1跳变的点，所以差分信号能准确定位时序。鉴于此，本设计中将AD9255配置成LVDS输出模式。系统总体架构如图1所示[23]。 　　图1系统总体结构图 　　从图1可以看出，AD9255与FPGA之间接入1个隔离驱动器，实现差分转单端，这主要是为了消除在差分信号中的共模杂讯。 　　在本数据采集系统设计中，AD9255输出的差分信号经过隔离驱动器转换为单模信号，继而传入FPGA。FPGA完成采样数据的数字下变频（DDC）处理，得到基带IQ数据，并对该数据进行FFT运算以得到其频谱。最后，FPGA将完成处理的数据上传给PC，通过PC显示处理结果，以便进行频域分析。 　　2.2FPGA内部结构设计 　　在本数据采集系统设计中，FPGA在接收了隔离驱动器传入的数据后，对其进行数字下变频（DDC）处理得到基带IQ数据，并对该数据进行FFT运算，得到基带IQ数据频谱。最后，同时将这个基带IQ数据及其频谱上传给PC，以显示结果。FPGA内部结构设计如图2所示[45]。 　　2.2.1同步接收 　　AD9255的特点之一就是在数据时钟DCO的上升沿发送数据的偶数位，在数据时钟DCO的下降沿发送数据的奇数位。当DCO为60 MHz时，数据时钟周期为16.67 ns，即半个周期只有8.33 ns，可见接收这样的采样数据时，时序要求较高。本设计中，使用异步数据同步接收模块来完成接收操作。 　　由于FPGA的内部时钟与DCO为异步时钟域，必然存在亚稳态，在异步数据同步接收模块中，先将接收数据拼接成完整的14位采样数据，然后利用一个异步FIFO实现异步数据同步接收。本文是采用Verilog语言描述，在Xilinx ISE14.3开发环境下进行设计，由于Xilinx公司FPGA开发环境自带有FIFO的IP核，通用性较好，本设计直接利用这个IP核。具体实现如下： 　　//DCO上升沿获取发送