大规模集成电路与半导体材料技术现状与未来.doc

PAGE PAGE 29大规模集成电路与半导体材料技术现状与未来住友化学株式会社先进材料研究所 秦雅彦东京大学研究生院 电气工程系 高木信一 竹中充产业技术综合研究所纳米电子研究部 安田哲二在过去的30年间，ULSI（超大规模集成电路）的性能得到了显著提高，这主要得益于微细化技术的采用，按比例缩小理论在硅基CMOSFET（互补金属氧化物半导体场效应晶体管）上的应用使得单位面积上晶体管的数量不断增加，同时单个栅极的操作速度也不断提升。然而，物理极限的存在使得晶体管的微细化变得越来越困难，传统的按比例缩小理论已经难以带来ULSI性能的进一步提升。鉴于此，引入新工艺、新材料以及新的器件结构就变得越来越重要。本文对用于下一代ULSI的新型半导体材料的发展现状和未来前景进行了探讨。一、LSI的发展及未来预测1、晶体管速度和集成度提升得益于CMOS微细化技术长期以来，超大规模集成电路（ULSI）的发展基本上是在按比例缩小理论（Scaling rule）的指导下通过不断提升硅（Si）基场效应晶体管（Metal-Oxide-Semiconductor Field Effect Transistor：MOSFET）的性能和集成度来实现的。所谓按比例缩小理论是一种用来指导器件单元微细化设计的规则，将与器件单元形状相关的所有参数全部按比例缩小，同时器件单元的电压值也同样按比例降低。从1960年代开始到现在，基本上一直遵循这样的规则，不断地追求器件单元尺寸的微细化。目前，MOSFT的沟道长度已经达到30nm，最近的MOSFET栅极间距达到120nm，在这样的微细化程度下，集成了数亿只晶体管的芯片目前已经实用化。图1所示为IBM公司最近发表的逻辑电路特征尺寸的发展趋势预测⑴。预计到明年，采用22nm技术节点（Node）工艺，器件间距达到80～100nm的芯片将开始量产；此后每过2～3年，都会有器件间距和沟道尺寸更加微细化的新一代芯片投入量产；到2020年，将进入栅极长度达到10nm以下的纳米（Nano）CMOS（Complementary MOS：互补型MOSFET）时代。图1 USLI特征尺寸发展路线图 [数据引自参考文献⑴]根据按比例缩小理论实现的CMOS微细化，在2000年的时候已经基本上同时满足了两项要求，即：⑴单位面积上的器件数量增加使集成电路规模增大；⑵单个器件的反应速度提高使集成电路性能提升。因此，按比例缩小理论已经成为芯片附加价值的产生源泉，也成为大规模集成电路发展中最强大的指导理论。2、MOSFET的功耗、工作电流、短沟道效应MOSFET作为构成大规模集成电路的基本器件单元，对其关键性能的探讨不得不提到功耗、工作电流（MOSFET驱动电流）以及抑制短沟道效应等三个重要因素，下面将对这些参数进行简要介绍。首先，功耗的降低是当前以及今后逻辑电路发展所面对的最大课题，也是长期以来集成电路设计制造过程中最为关心的问题。图2所示为大规模集成电路功耗发展路线图⑵。为了降低最初的双极型晶体管逻辑电路的功耗，开发了N沟道MOSFET阻抗负载型逻辑电路；之后，由于成功地开发出可以将待机时漏电流降至极低的CMOS电路，终于克服了集成电路功耗增大的难题。然而，根据按比例缩小理论，单位面积上的功耗是一定的，因此单纯就CMOS电路而言，还不能完全实现低功耗化。而且，实际施加在芯片上的电源电压，也不能减小到按比例缩小理论那样低，因此芯片工作时的功耗仍然在不断的增加。更有甚者，由于后面所述的种种原因，近年来MOSFET的漏电流也随着时间的发展而不断增加，导致集成电路待机时的功耗逐渐成为能耗的主要部分，而工作能耗则退而次之。因此，对于CMOS电路而言，降低其在关闭状态下的漏电流成为当务之急。图2 集成电路功耗发展路线图其次，运算速度的提升对于逻辑电路而言不可或缺，因而工作电流（MOSFET驱动电流）也成为极其重要的性能指标。MOSFET的工作速度基本上取决于次级栅电容的充放电时间。次级栅电容不仅包括MOSFET自身的栅极电容，还包括配线电容以及各种不能按比例缩小的寄生电容等，为了提升电路工作的速度和时钟频率，必须提高单位沟道长度上电源电压下的漏极电流值。第三，作为大规模集成电路的基本器件单元，对于动辄数以亿计的MOSFET而言，必须通过设计使得制作出来的器件性能保持一致。为此，必须采取措施对短沟道效应加以抑制。所谓短沟道效应，一般是指随着沟道长度的减小，由于漏极电压的作用，使得栅极电压对沟道电流的控制能力下降，从而导致阈值电压减小的现象。在器件单元制作过程中，通过光刻技术所形成的MOSFET沟道长度，在不同的器件单元间不可避免的出现微小差异，因此如果短沟道效应明显的话，将导致器件单元间的阈值电压以及漏极电流等发生较大差异，从而使集成电路不能完成正常工作。鉴于此，