数字逻辑课件第章状态化简.pptVIP

* 7.3 状态化简 通过原始状态图就可以得到一张原始状态表。本节提出的问题是：这张状态表中的状态数是不是最少？这直接关系到电路的繁简和优化。 当采用硬件描述语言建模时，关系到PLD器件中逻辑资源的有效占用。 为求得最简状态表，需要我们将等价的状态从原始状态表中解析出来，进行化简后形成一张最简状态表（最小状态表）。 所谓状态化简，就是采用某种化简技术从原始状态表中消去多余状态，得到一个既能正确描述给定的逻辑功能，又能使所包含的状态数目达到最少的状态表——最小状态表。 最常用的化简方法——隐含表法 7.3.1 完全给定同步时序电路状态表的化简 完全给定同步时序电路状态表的化简，是利用状态之间的等效关系进行的。 完全给定同步时序电路是指其状态表中的所有次态及输出都是确定的。 假设状态SA和SB是完全给定同步时序电路状态表中的两个状态，如果对于所有可能的输入序列，分别从SA和SB出发，所得到的输出响应序列完全相同，则两个状态是等效（等价）的，称SA和SB为等效对，记作：（SA，SB）。 所有可能的输入序列，指输入序列的长度和结构是任意的。 状态等效 有 关 概 念 从整体上讲，原始状态表已经反映了各状态在任意输入序列下的输出。