VerilogHDL语言讲义-电子信息科学基础中心-北京大学.DOCVIP

PAGE PAGE 32Verilog HDL语言讲义北京大学信息科学技术学院2010.10目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc273778481 一 Verilog语言简介 PAGEREF _Toc273778481 \h 4 HYPERLINK \l _Toc273778482 二 Verilog模块的基本概念 PAGEREF _Toc273778482 \h 4 HYPERLINK \l _Toc273778483 2.1 模块的结构 PAGEREF _Toc273778483 \h 5 HYPERLINK \l _Toc273778484 2.1.1 模块声明和端口定义 PAGEREF _Toc273778484 \h 5 HYPERLINK \l _Toc273778485 2.1.2 模块内容 PAGEREF _Toc273778485 \h 6 HYPERLINK \l _Toc273778486 三 Verilog语言要素 PAGEREF _Toc273778486 \h 7 HYPERLINK \l _Toc273778487 3.1 数据类型及常量、变量 PAGEREF _Toc273778487 \h 7 HYPERLINK \l _Toc273778488 3.1.1 常量 PAGEREF