第七章 集成触发器.docVIP

第七章 集成触发器 7.1 概述 1、触发器是具有记忆功能的基本逻辑单元。 2、触发器是构成时序逻辑电路的基本逻辑部件。 ①它有两个稳定的状态：0状态和1状态； ②在不同的输入情况下，它可以被置成0状态或1状态； ③当输入信号消失后，所置成的状态能够保持不变。 3、一个触发器可以记忆1位二值信号。 4、根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T′触发器；按照结构形式的不同，又可分为基本RS触发器、同步触发器、主从触发器和边沿触发器；根据触发方式不同，可分为电平触发器、边沿触发器和主从触发器。 5、触发器的逻辑功能描述：激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图）。 7.2 触发器的基本形式 7.2.1 基本RS触发器 一、由与非门组成的基本RS触发器 1、电路组成和逻辑符号 如图4.2.1。 2、逻辑功能 ·信号输出端，Q=0、Q=1的状态称 0状态，Q=1、Q=0的状态称1状态， ·信号输入端，低电平有效。 图4.2.1 与非门组成的基本RS触发器 工作原理： ①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有=1；再由S=1、=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0R端称为触发器的置0端或复位端。 ②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。 ③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 ④R=0、S=0时：Q==1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 3、特性表 表4.2.1 与非门组成的基本RS触发器的特性 表 两个名词： ：触发器接收输入信号之前的状Qn（现态） 态，也就是触发器原来的稳定状态。 ：触发器接收输入信号之后所处的Qn?1（次态） 新的稳定状态。 二、由或非门组成的基本RS触发器 （略） 7.2.2 同步触发器 ·上述基本RS触发器的特点是：当输入的置0或置1信号一出现，输出状态就可能随之而发生变化，这在数字系统中会带来许多的不便。 ·在实际使用中，往往要求触发器按一定的节拍动作，于是产生了同步式触发器。 ·同步触发器又称时钟触发器、钟控触发器。 一、同步RS触发器 1、电路结构和逻辑符号 如图4.2.2所示。 2、逻辑功能 （1）CP＝0时，R=1、S=1，触发器保持原来状态不变。 （2）CP＝1时，工作情况与基本RS触发器相同。 特性表： 表4.2.2 同步RS触发器的特性表 3、触发器外部逻辑特性的描述方法 有：真值表（特性表）、驱动表、符号图、特性方程、状态转换图、时序图（波形图）。 （1）驱动表（又称激励表） 概念：根据触发器的现态和次态的转化关系来确定输入信号取值的关系表称为驱动表。 表4.2.3 同步RS触发器的驱动表 （2）特性方程 概念：指描述触发器次态Qn?1与R、S及现态Qn之间关系的逻辑表达式。 同步RS触发器的特性方程为： Qn?1?S?Qn （CP=1期间有效） RS?0(约束条件) （3）状态转换图 概念：它表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号（R、S）提出的要求。 或：描述触发器的状态转换关系及转换条件的图形称为状态图 ·状态转换图与真值表是统一的，它是真值表的直观形象表示。 同步RS触发器的状态转换图如图4.2.3所示。 4、同步RS触发器的主要特点 （1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。 二、同步D触发器（D锁存器） ·为避免同步RS触发器同时出现R和S都为1的情况而设计。 1、电路结构和逻辑符号 如图4.2.4所示。 2、逻辑功能 将S=D、R=代入同步RS触发器的特性方程，得同步D触发器的特性方程