第四章 组合逻辑电路5.pptVIP

本章主要内容 4.1 概述 2. 逻辑功能的描述 4.2.1 组合逻辑电路的分析方法 例4.2.1 分析图 4.2.1所示逻辑电路的逻辑功能。 c.由逻辑表达式写出真值表如表4.2.1所示 例4.2.2 分析图4.2.2所示电路的逻辑功能 练习：如图4.2.3所示电路，分析其逻辑功能。 4.2.2 组合逻辑电路的设计方法 组合逻辑电路的设计过程也可用图4.2.4的框图来表示 例4.2.1设两个一位二进制数A和B，试设计判别器，若AB,则输出Y为1，否则输出Y为0. 练习 4.3 若干常用的组合逻辑电路 一、 普通编码器 其输出输入的真值表为 其逻辑电路如图4.3.2所示 二 、优先编码器 由P170图4.3.3可知，不考虑扩展端，8线-3线优先编码器（设I7优先权最高，…，I0优先权最低）其真值表如表所示 为了扩展电路的功能和使用的灵活性，在8线－3线优先编码器74HC148中附加了选通输出端Y ?S和扩展端Y ?EX，且由P170图4.3.3可知 74HC148的真值表如下表 说明： 例3.3.1试用两片74HC148接成16线－4线优先编码器，将A?0～ A?1516个低电平输入信号编为0000～1111 16个4位二进制代码，其中A?15的优先权最高， A?0的优先权最低 b.根据优先权的要求，若第一片的优先级比第二片高，则第一片的输入为A?15～ A?8，第二片的输入为A?7～ A?0。 c. 由于74HC148输出端只有3个，要想根据要求输出为4线，必须借用第一片的扩展端Y?EX。由于有输入时，Y?EX＝0，无输入时Y?EX＝1，故加反相器可作输出四位二进制数码的最高位。 三、 二－十进制优先编码器74LS147 其功能表为 4.3.2 译码器 其真值表如表 1.二极管与门阵列构成的3位二进制译码器 2.中规模集成译码器74HC138 其逻辑功能表为 例4.3.2 试用两片3线－8线译码器74HC138组成4线－16线译码器，将输入的4位二进制代码D3 D2 D1 D0译成16个独立的低电平信号Z?0～ Z?15 实现的电路如图4.3.10所示 习题4.12 试画出用3线－8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑图。 二 、二－十进制译码器 三 、显示译码器 注：(1) 半导体数码管每段都是一个发光二极管（LED），材料不同，LED发出光线的波长不同，其发光的颜色也不一样。 (3) 半导体数码管的优点是工作电压低，体积小、寿命长、可靠性高、响应时间短、亮度高等。缺点为工作电流大（10mA）。 如共阴极数码管BS201A 下表为BCD－七段显示译码器的真值表（驱动共阴极数码管） 从真值表画出Ya～ Yg的卡诺图，圈“0”然后求反可得各输出端的逻辑式 各输出端的逻辑式为 7448是就是按照上面的逻辑式设计，并添加一些附加控制端和输出端，集成的BCD－七段显示译码器，可以驱动共阴极数码管。其逻辑图如图4.3.16所示 其中： 图4.3.18 为7448驱动共阴极半导体数码管BS201A的工作电路。 利用RBI ?和RBO ?的配合，实现多位显示系统的灭零控制，图4.3.19为有灭零控制的8位数码显示系统 4.3.3 数据选择器 CMOS传输门 其中数据选择器的逻辑图形符号如图4.3.21a所示，其中之一的数据选择器的逻辑图如图4.3.21b所示 其中对于一个数据选择器： 例4.3.4试用双4选1数据选择器74HC153组成8选1数据选择器。 * 二、 用数据选择器设计组合逻辑电路 例4.3.5 分别用4选1和8选1数据选择器实现逻辑函数 *双4选1数据选择器74HC153的一个4选1数据选择器的输出端逻辑函数为 *其电路连线如图4.3.23所示 *8选1数据选择器74HC151的输出端逻辑式为 故其外部接线图如图4.3.24所示 *例4.3.6试用双4选1数据选择器74HC153构成全减器，设A为被减数，B为减数，CI为低位的借位，D为差，CO为向高位的借位。 比较令： 则电路的连线图如图4.3.25所示 4.3.4 加法器 *双全加器74LS183的内部电路是按下式构建的，如图4.3.27所示 * 二 、多位加法器 *串行进位加法器结构简单，但运算速度慢。应用在对运算速度要求不高的场合。T692就是这种串行进位加法器。 * 2.超前进位加法器 设Gi＝AiBi为进位生成函数，Pi＝ Ai＋Bi为进位传递函数，则上式可写成 74LS283就是采用这种超前进位的原理构成的4 位超前进位加法器，其内部电路如图4.3.29所示 以i＝0和i＝1为例 逻辑图形符号如图4.3.30所示。 * 三 、用加法器设计组合逻辑电路