数字电子技术第三章 组合逻辑电路3.pptVIP

第三章 组合逻辑电路 A3A2A1A0 1010～1111都是伪码，在真值表里用××××表示。 输入 输出 为原 变量 逻 辑 图 输入 输出 为反 变量 Y2 Y1 Y0 ≥1 ≥1 ≥1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 I7 I6 I5 I4 I3 I2 I1 I0 用 4 位二进制代码对 0 ~ 9 十个信号进行编码的电路。 1. 8421 BCD 编码器 2. 8421 BCD 优先编码器 3. 集成 10线 -4线优先编码器 （74147 74LS147） 三、几种常用编码 1. 二-十进制编码 8421 码 余 3 码 2421 码 5211 码 余 3 循环码 右移循环码 循环码（反射码或格雷码） ISO码 ANSCII（ASCII）码 二、二-十进制编码器 2. 其他 二-十进制 编码器 I0 I2 I4 I6 I8 I1 I3 I5 I7 I9 Y0 Y1 Y2 Y3 3.3.2 译码器（Decoder） 编码的逆过程，将二进制代码翻译为原来的含义 一、二进制译码器(Binary Decoder) 输入 n 位二进制代码 如： 2 线 — 4 线译码器 3 线 — 8 线译码器 4 线 — 16 线译码器 A0 Y0 A1 An-1 Y1 Ym-1 二进制 译码器 … … 输出 m 个 信号 m = 2n 1. 3位二进制译码器 ( 3 线 – 8 线) 真值表 函数式 A0 Y0 A1 A2 Y1 Y7 3 位 二进制 译码器 … 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 　　二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。 3 线 - 8 线译码器逻辑图 0 0 0 — 输出低电平有效 工作原理： 1 1 1 1 1 1 0 1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A2 A2 A1 A1 A0 A0 1 1 1 1 1 1 A2 A1 A0 0 0 1 1 1 1 1 0 1 1 1 0 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 2. 集成 3 线 – 8 线译码器 -- 74LS138 引脚排列图 功能示意图 输入选通控制端 芯片禁止工作 芯片正常工作 VCC 地 1 3 2 4 5 6 7 8 16 15 14 13 12 11 10 9 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 × × × × 0 1 1 1 1 1 1 1 1 × × × 1 × Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A0 A1