同步时序逻辑电路课件.ppt

第五章 同步时序逻辑电路;第五章 同步时序逻辑电路;　　数字逻辑电路按其工作特点可以分成两大类：组合逻辑电路和时序逻辑电路。 　　组合逻辑电路是指：电路在任何时刻所产生的输出，都仅取决于该时刻电路的输入。 　　时序逻辑电路是指：任何时刻电路的输出不但取决于该时刻电路的输入，还取决于电路过去的输入。 　　时序逻辑电路按其工作方式不同，又分为同步时序逻辑电路（有统一的时钟信号）和异步时序逻辑电路（无统一的时钟信号） 。 　　本章介绍同步时序逻辑电路的分析和设计。;;5.1 同步时序逻辑电路模型;时序电路的状态：时序电路中所使用的触发器的状态（即某一时刻触发器所存储的信息）;Moore机模型:;5.1.2 同步时序逻辑电路的描述;1、Mealy型同步时序电路状态表;;３、状态图;5.2 触发器;● 同步触发器;5.2.1 钟控D触发器;D触发器状态表;D触发器状态图;;钟控触发器存在的“空翻”现象 　　钟控触发器，其触发方式均为电位触发（或电平触发）。以电位触发器方式工作的同步触发器，在CP=1的整个期间都接收输入信号的变化，若输入信号变化多次时，则触发器的状态也随之多次翻转。 　　通常把在同一CP脉冲下引起触发器两次或多次翻转的现象称为“空翻”。;维持阻塞D触发器;5 .3 同步时序电路的分析 　　时序电路的分析就是对给定的逻辑电路进行分析找出在输入及时钟作用下，其电路输出的变化规则。 　　1.根据逻辑电路写出电路中各触发器的激励方程和电路的输出方程； 　　2.列出输入及电路的现态与输出次态的状态表； 　　3.根据真值表画出该电路的状态图。 　　4.根据状态图说明其功能。;例5.1试分析下图所示同步时序电路;1.写出各触发器的激励方程及电路的输出方程：;2.建立状态转移真值表;3.作出状态表和状态图;状态图如下：;根据电路的状态响应序列画出时间图;同步时序电路分析;5.4 同步时序逻辑电路设计;5.4.1 建立原始状态图和状态表;　　例5.2 假设某同步时序电路输入为x，其输出为Z。X输入为一组按时间顺序排列的串行二进制代码，当输入序列为101时，输出Z为1，否则Z为0。试作出该电路的Mealy型和Moore型原始状态图及状态表。;例5.3同步时序电路的Mealy型原始状态表;S0;例5.3同步时序电路的Moore型原始状态表;S0/0;例5.4 作出100序列检测电路的Mealy型和Moore型原始状态图及状态表。; S0;5.4.2 状态化简 ;1、完全确定状态表的化简;;;例、化简101序列检测电路的原始状态表; S0;例、用观察法化简如下给出的原始状态表。; A;例、用隐含表法对如下所示原始状态表进行化简。;解：第一步、作隐含表 　　隐含表是一个直角三角形网格，横向和纵向格数相同，即等于原始状态表中的状态数减一。 　　隐含表中横向从左向右按原始状态表中的状态顺序依次标上第一个状态至倒数第二个状态的状态名称，而纵向自上到下依次标上第二个状态至最后一个状态的状态名称。如图（a）所示。;;第二步、寻找等效状态对。 　　通常，先将水平方向的状态A与纵向的所有状态一一比较， 再将水平方向的状态B与纵向的所有状态一一比较,依次类推横向和纵向的所有状态都一一比较。 　　如果两个状态等效，则在隐含表的相应方格中标以“√” ，两个状态不等效，则在隐含表的相应方格中标以 “×”。;;;第三步、确定最大等效类。第四步、合并最大等效类中的状态，得到最小化状态表如下。;5.4.3 状态编码;状态分配必须遵守的基本原则如下; S0; 01;例、对如下所示状态表进行状态分配;根据分配原则，确定以00代替A，以01代替B，以10代替C，以11代替D。将上述二进制代码代入状态表中就得到如下所示的二进制状态表。;5.4.4 确定激励函数和输出函数; 01;1)写各个触发器的次态方程和电路的输出方程：（卡诺图直接得到化简后的方程）;2) 确定触发器类型，写激励方程;最后根据激励方程和输出方程画出电路图:一般，先画触发器，再画组合电路部分;　　通常，当所设计电路中触发器所能表示的状态数大于电路所需的工作状态数时，需对所设计电路的实际工作状态进行讨论。目的在于：电路万一偶然进入无效状态，检查是否能在输入信号作用下进入有效状态，如果可以进入，则称为具有自恢复功能，否则称为“挂起”；另外，电路万一偶然进入无效状态，检查是否会产生错误输出信号,即输出1。 若出现“挂起”现象或错误输出现象，则需对该电路进行修改，否则，难以保证所设计电路的工作可靠性，甚至破坏电路的正常工作。 讨论的过程其实就是对所设计电路进行再分析。; 0;修改后的电路;4、同步时序逻辑设计举例;2