- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
已调通I2C非常不错
已调通的I2C,非常的不错.txt生活是过出来的,不是想出来的。放得下的是曾经,放不下的是记忆。无论我在哪里,我离你都只有一转身的距离。////////////////////////
//可以把状态机设计成三段式的状态机
//程序的用意是先往一个地址里写一个数,然后等很长的时间把这个数读取出来
//以后可以把读写的地址进行完善
//因为没有读写输入信号,程序内部先产生一个写数据的wr,然后等很长时间才产生一个rd信号
//////////////////////////
`timescale 1ns/1ps
module iic_com(clk_50m,
scl,
sda,
dis_data,
sda_test);
input clk_50m;//50mhz
reg wr,rd;//wr按下执行写入操作,rd按下执行读操作)
output scl;//24c02的时钟端口
wire scl;
inout sda;//24c02的数据端口
output dis_data;
reg dis_data;
reg[19:0] cnt_20ms;//20ms计数寄存器
//分频部分
reg [2:0] cnt;// cnt=0: scl 上升沿,cnt=1:scl高电平中间,cnt=2:scl下降沿,cnt=3:低电平中间
reg [8:0] cnt_delay;//500循环计数,产生iic所需要的时钟
reg scl_r;//时钟脉冲寄存器
reg [9:0] clk_cnt=d0;
reg [9:0] scl_cnt;
reg [7:0] db_r;
reg [7:0] read_data;
reg [3:0] state;
reg sda_r;
reg sda_link;
reg [3:0] num;
wire [7:0] device_read;
wire [7:0] device_write;
wire [7:0] write_data;
wire [7:0] byte_addr;
assign device_read=8d161;//8b1010_0001;
assign device_write=8d160;//8b1010_0000;
assign write_data=8d170;//8b1010_1010;
assign byte_addr =8d3;//8b0000_0011;/////////////
assign scl=scl_r;
////////////////////////test interface
input sda_test;
parameter idle=4d0,
start1=4d1,
add1=4d2,
ack1=4d3,
add2=4d4,
ack2=4d5,
start2=4d6,
add3=4d7,
ack3=4d8,
data=4d9,
ack4=4d10,
stop1=4d11,
stop2=4d12;
always @(posedge clk_50m)
begin
if(clk_cnt==d50)
begin
clk_cnt=d50;
end
else
begin
clk_cnt=clk_cnt+1b1;
end
end
always@(posedge clk_50m )
begin
if(clk_cnt!=d50)
cnt_20ms=20d0;
else
cnt_20ms=cnt_20ms+1b1;
end
always @(posedge clk_50m )
begin
if(clk_cnt!=d50)
cnt_delay=9d0;
else if(cnt_delay==9d499)
cnt_delay=9d0;
else
cnt_delay=cnt_delay+1b1;
end
always @(posedge clk_50m )
begin
if(clk_cnt!=d50)
cnt=3d5;
else
begin
case(cnt_delay)
9d124: cnt=3d1;
9d249: cnt=3d2;
9d374: cnt=3d3;
9d499: cnt=3d0;
default: cnt=3d5;
endcase
end
end
////generate scl
always@(posedge clk_50m )
begin
if(clk_cnt!=d50)
scl_r=
您可能关注的文档
最近下载
- LTC从线索到现金完整培训课件(65p).pptx VIP
- 公路工程月进度计划.docx VIP
- 2025年人文关怀在临床护理中的应用题库答案-华医网项目学习.docx VIP
- 公路工程月进度计划.pdf VIP
- LTC线索到现金流程构建的思路方法.pptx VIP
- 三电平逆变器空间电压矢量PWM调制:原理、挑战与实现策略.docx
- 《民法典》合同编关键条款精讲.pptx VIP
- 人教版二年级上册数学全册教学设计(配2025年秋新版教材).docx
- 2025年行政务服务中心综合窗口办事员考试题库及答案.docx VIP
- 三年级万以内的加减法练习三练习题及答案(三年级数学计算题100道).pdf VIP
文档评论(0)