任务三时序逻辑电路及其应用4任意进制计数器.PPT

3.1.1 数码寄器 将仅仅具有接收数码、储存数码和删除原有数码功能的寄存器称为数码寄存器。寄存器存储数据的位数等于构成它的触发器的个数。 电路如图3.1所示 3.1.2 移位寄存器 1.单向移位寄存器 （1）电路结构 四位单向移位寄存器如图3.2所示 图3.2 四位单向移寄存器 （2）逻辑功能分析 ① 驱动方程 D0=D D1=Q0 D2=Q1 D3=Q2 ② 状态方程 ③ 数据传输 首先将寄存器清零，只要 端有一负脉冲，触发器各输出均为零。 然后在D输入端加入数据信号，设D=1101，从D端自高向低逐位输入1101，D 信号应与CP脉冲相互对应，D 信号先于CP脉冲上升沿到来之前置入D输入端，其工作过程如表3.1所示。 2.双向移位寄存器 所存数码既可以自低位向高位逐位移动又可以自高位向低位逐位移动的寄存器称为双向移位寄存器。 （1）74LS194的外引线排列与引出端符号 外引线排列如图3.3所示： 　　　　　　　　　　 　　　　　　　　　　 图3.3 74LS194外引线排列 （2）功能及其说明 74LS194的功能如表3.2所示： 表15.2 74LS194功能表 （3）应用 利用74LS194组件构成环形计数器。 把寄存器输出端Q3反馈到右移输入端DSR，使DSR=Q3。电路组成如图3.4所示： 图3.4 环型计数器 思考题 图3.1是用D触发器组成的数码寄存器，用JK触发器能实现数码寄存吗？如果可以，请画出用JK触发器组成的2位数码寄存器。 什么是高位移位寄存器？什么是低位移位寄存器？二者在串行输入数据时有什么要求？ 3.2 二进制计数器 3 .2.1 异步二进制计数器 1.电路组成 三位异步二进制加法计数器的电路如图3.5（a）所示 ： 图3.5 (a)逻辑图 其结构特点是： ① 每个JK触发器的JK输入端均为悬空状态，悬空为“1”，即每个触发器是处于计数状态的，每来一个CP脉冲，其状态就翻转一次。每个触发器都接成T′触发器。 ② 计数脉冲CP只加到最低位触发器的时钟脉冲输入端，而高一位的触发器则由相邻低位触发器的进位信号触发。因此，各位触发器的翻转不是同时的，状态更新有先有后，FF2、FF3与CP不同步。这是异步计数器的重要特点。 2. 逻辑功能分析 电路的波形如图3.5(b)所示。 图3.5 (b)时序图 将每个CP脉冲所对应的触发器的状态列于表3.3 表3.3 三位二进制加法计数器状态表 由表可以看出，触发器的不同状态是代表了输入计数脉冲的数目。 3.集成异步二进制计数器 型号为74LS393的集成电路是双四位二进制加法计数器。图3.6（a）是它的逻辑电路，图 (b)是它的外引线排列图。 图3.6 74LS393电路图 （b）外引线图 图3.6 74LS393 电路图 由图3.6（a）可以看出，该电路具有构成异步二进制加法计数器的规律，如果将左边计数器最高位的Q端接到右边计数器的计数脉冲输入端，就可以构成八位二进制加法计数器，如图3.7所示。