Intel Stratix 10 JTAG 边界扫描测试用户.PDF

Intel Stratix 10 JTAG 边界扫描测试用户 指南 订阅 UG-S10JTAG | 2018.05.07 反馈 官网最新文档：PDF | HTML 内容 内容 ® ® 1. Intel Stratix 10 概述 3 2. Intel Stratix 10 JTAG BST 体系结构4 2.1. JTAG 电路功能性模型4 2.2. JTAG 管脚5 2.3. IEEE Std. 1149.1 边界扫描寄存器5 2.3.1. Intel Stratix 10 器件I/O 管脚的边界扫描单元6 2.3.2. IEEE Std. 1149.6 边界扫描寄存器 7 3. Intel Stratix 10 BST 操作控制9 3.1. 器件ID 9 3.2. 所支持的JTAG 指令 10 3.3. JTAG 安全模式 11 4. Intel Stratix 10 JTAG 操作的I/O 电压12 5. 执行 Intel Stratix 10 边界扫描测试 13 6. 使能和禁用 Intel Stratix 10 BST 电路 14 6.1. 使能BST 电路 14 6.2. 禁用BST 电路 14 7. Intel Stratix 10 IEEE Std. 1149.1 BST 指导 15 8. Intel Stratix 10 JTAG 边界扫描测试用户指南文档修订历史16 Intel Stratix 10 JTAG 边界扫描测试用户指南 2 UG-S10JTAG | 2018.05.07 ® ® 1. Intel Stratix 10 概述 ® ® Intel Stratix 10 器件支持IEEE Std. 1149.1 BST 和IEEE Std. 1149.6 BST。执行 Boundary Scan Test （BST，边界扫描测试）时，不使用物理测试探针（physical test probe） 就能测试管脚连接并采集正常运行中的功能性数据。器件中的边界扫描单元（BSC）可强制信号映 射到管脚，或从管脚或内核逻辑信号采集数据。强制性测试数据被串行移入BSC。采集的数据被串 行移出，并与预期结果进行外部比较。 使用封装中的多种管芯实现 Intel Stratix 10 器件，并通过EMIB （Embedded Multi-die Interconnect Bridge，嵌入式多管芯互联桥接）技术将他们连接起来。BST 可穿透多管芯实现。 有一个单边界扫描链可用于包含封装中每个管芯的完整器件。 配置前，配置后和配置期间，都可在 Intel Stratix 10 器件上运行BST。 相关链接 执行 Intel Stratix 10 边界扫描测试 (第 13 页) Intel Corporation. All rights reserved. Intel, the Intel logo, Altera, Arria, Cyclone, Enpirion, MAX, Nios, Quartus and Stratix words and logos are trademarks of Intel C