sopc8 段数码管显示实验.docVIP

实验 2、8 段数码管显示实验 实验目的 学习并行输入/输出（PIO）内核是如何提供从 Nios II 软核处理器到通用输入/输出端口之间的寄存器映射接口。 实验环境 PC机、Quartus II 13.0、Nios II EDS 13.0 实验内容 按照书上介绍的方法和流程，完成 8 段数码管显示实验，包括 Nios II 软核处理器系统的产 生、编译、综合、Nios II EDS 工程创建、C 语言源文件的编辑及编译、配置目标 FPGA 器 件、下载观察实验结果。 实验步骤 启动 Quartus II 13.0，新建工程将其命名为 seg，选择好目标芯片，然 后设置没有用的引脚。 进入 Tool-Qsys,进行如下图所示的硬件构架 如上图双击seg7 组件中 export 栏输入 seg7_external。并将文件保存命名为 seg7.qsys，点击 generate 生成硬件。如图所示： 添加 qip 文件，新建如图所示的 bdf（Block Schematic File）文件,编译分配引脚，再 编译。（注意引脚名的规范书写，有利于快速匹配引脚） 接着进入 Tool-NIOSII SBT,选择你的工程目录作为你的工作空间，由 Nios II C/C++菜单 File-New- Nios II Application and BS