基于CVSD及PSK调制的语音数字通信系统的设计.docxVIP

PAGE \* MERGEFORMAT1 基于CVSD和PSK调制的语音数字通信系统的设计 一、设计目的 1.熟悉数字通信系统各级信号的波形； 2.理解信号在信道传输过程中的变换原理和方法； 3.了解数字通信系统性能的测试方法； 4.熟练使用试验箱并懂得各个模块的作用； 5.熟练使用示波器，提高观图的能力。 二、设计任务及要求 设计任务： 利用实验箱RZ8621D已有模块设计一个语音信号的数字通信系统，利用电话单机语音信号作为输入，经过模/数变换、调制、解调、数模变换，最后以扬声器或电话单机作为输出，构成一个完整的数字通信系统。 要求： （一）完成单台实验箱自环设计和两台实验箱双工设计 （二）弄清楚每一个模块的电路原理和功能，并检验其是否工作正常，在设计过程中记录其相应波形和参数。 三、方案设计 图1 单台实验箱自环设计方框图 图2 两台实验箱的双工设计方框图 四、电路工作原理 （一）CVSD模块（增量调制解调模块） 1.增量调制的工作原理 增量调制编码每次取样只编一位码，这一位编码不是表示信号抽样值的大小，而是表示抽样幅度的增量，即采用一位二进制数码“1”或“0”来表示信号在抽样时刻的值相对于前一个抽样时刻的值是增大还在减小，增大则输出“1”码，减小则输出“0”码。输出的“1”、“0”只是表示信号相对于前一个时刻的增减，不表示信号的幅值。 2．编码电路的工作过程 由图4可知，输入的音频信号，经过发送通道电路输出到电解电容E201，经过耦合至MC34115的模拟信号输入端，第1引脚，因为是编码工作方式。因此，置高电平给U201（MC34115）的第15引脚。此时芯片内的模拟输入运算放大器与移位寄存器接通，从第1引脚（ANI）输入的模拟信号与第2引脚（ANF）输入的本地解码信号相减并放大得到误差信号，然后根据该信号极性编成数据信码从第9引脚（DOT）输出。该信码在片内经过3级或4级移位寄存器及检测逻辑电路。检测过去的3位或4位信码中是否为连续“1”或连续“0”的出现。一旦当移位寄存器各级输出为全“1”码或全“0”码时，表明积分运算放大器增益过小，检测逻辑电路从第11引脚（COIN端）输出负极性一致脉冲，经过外接音节平滑滤波器后得到量阶控制电压输入到第3引脚（SYL端），由内部电路决定，GC端电压与SYL端相同，这就相当于量阶控制电压加到GC端。 在没有音频模拟信号输入时，话路是空闲状态，则编码器应能输出稳定的“1”、“0”交替码，这需要一最小积分电流来实现，该电流可通过增大调节电位器来获得。由于极性开关的失配，积分运算放大器与模拟输入运算放大器的电压失调，此电流不能太小，否则无法得到稳定的“1”、“0”交替码。该芯片总环路失调电压约为1.5mv（注：IGC=12?0?A，Vcc=12V，TA=25?C），所以量阶可选择为3mv。当本地积分时间常数1ms时，则最小积分电流取10?A，就可得到稳定的“1”、“0”交替码。如果输出不要求有稳定的“1”、“0”交替码，量阶可减小到0.1mv，而环路仍可正常工作。 MC34115是采用3位数字检测控制的可变斜率方式，即通常所讲的三连“1”，三连“0” 3.CVSD编码电原理图（图4） 图4 CVSD编码电原理图 4.增量调制的译码 由发端送来的编码数据信号加至开关J801的引脚，通过该开关的作用，把信号送到U801（MC34115）芯片的第13引脚，即接收数据输入端。本系统因为是译码电路，故置低电平至U801（MC34115）的15引脚，使模拟输入运算放大器与移位寄存器断开，而数字输入运算放大器与移位寄存器接通，这样，接收数据信码经过数字输入运算放大器整形后送到移位寄存器，后面的工作过程与编码时相同，只是解调信号不再送回第2引脚（ANF端），而是直接送入后面的积分网络中，再通过接收通道低通滤波电路滤去高频量化噪声，然后送出话音信号，推动喇叭。图5是增量调制系统译码电路结构方框图。 图5 增量调制系统译码器电路结构方框图 （二）二相BPSK调制模块 对载波的相移键控是用模拟开关电路实现的。 0相载波与?相载波分别加到模拟开关1：U302：A的输入端（1脚）、模拟开关2：U302：B的输入端（11脚）。当信码为“1”码时，模拟开关1的输入控制端为高电平，模拟开关1导通，输出0相载波，而模拟开关2的输入控制端为低电平，模拟开关2截止。反之，当信码为“0”码时，模拟开关1的输入控制端为低电平，模拟开关1截止。而模拟开关2的输入控制端却为高电平，模拟开关2导通。输出?相载波，两个模拟开关的输出通过载波输出开关K301合路叠加后输出为二相PSK调制信号，如图6所示。 图6 PSK调制原理框图 二相BPSK(DPSK)解调器的总电路方框图如图7所示。该解调器由三