基于VHDL单总线从机读写控制器.docVIP

设计基于VHDL的单总线从机读写控制器 目 录 前 言 1 第1章 单总线技术 2 第1.1节 单总线技术简介 2 第1.2节 单总线技术的原理与硬件结构 2 第1.3节 单总线技术的信号方式 3 第1.4节 单总线技术的器件 4 第2章DS18B20简介 5 第2.1节DS18B20的封装与管脚 5 第2.2节DS18B20内部结构 5 第2.3节DS1820时序及工作方式 8 第3章 控制器设计 11 第3.1节 控制器结构 11 第3.2节 读写时序的实现 11 第4章 仿真与结论 19 课堂感悟与致谢 20 前 言 是美国公司生产的一种单总线数字温度传感器，采用总线通信协议。具有独特的单总线通信方式以及较高的测量精度，在实际生活中获得了广泛应用。介绍了的基本原理和通信时序，并用软件模拟单总线时序，实现与的通信 作为电子硬件设计主流描述语言，采用层次化的设计方式，具有电路行为描述能力强、灵活、通用运算仿真速度快特点，能够较容易地实现时序逻辑控制。本文以数字温度传感器为例，设计一个基于的单总线控制器，并对通信程序进行了仿真测试。本文介绍的单总线控制器，有较强的可扩展性，可以连接多种单总线器件，且微处理器可以不用被迫关闭中断，满足各类对实时性具有严格要求的应用。 第1章技术 第1.1节技术简介 单总线技术是达拉斯半导体公司推出一项特有技术它采用单根信号线，既可传输时钟，又能传输数据，而且数据可以双向传输这种单总线技术线路简单，硬件开销少，所以其具有成本低廉，便于总线扩展和易于维护等优点。单总线适用于单主机系统，能够控制一个或多个从机设备。主机可以是微控制器，从机可以是单总线器件，它们之间的数据交换只通过一条信号线。当只有一个从机设备时，系统可按单节点系统操作；当有多个从机设备时，系统则按多节点系统操作。第1.2节技术的原理与硬件结构 单总线只有一根数据线系统中的数据交换、控制都在这根线上完成。设备（主机或从机）通过一个漏极开路或三态端口连至该数据线，这样便可允许设备在不发送数据时释放总线，以便其他设备使用总线，其内部等效电路如图所示。图要外接一个约的上拉电阻，这样当总线闲置时，状态为高电平。主机和从机之间的通信通过以下三个步骤完成：初始化器件，识别器件，交换数据。由于二者是主从结构，只有主机呼叫从机时，从机才能答应，因此主机访问器件必须严格遵循单总线命令序列：初始化、命令、功能命令。如果出现序列混乱，器件则不会响应主机（搜索命令，报警搜索命令除外所示图端口为漏极开路，中令单总线外接一个约的上拉电阻，这样，不管什么原因单总线的闲置状态为高电平如果传输过程需要暂时挂起，且要求传输过程还能够继续的话，总线必须处于空闲状态位传输之间的恢复时间没有限制，只要总线在恢复期间处于空闲状态高电平。如果总线保持低电平超过则将总线上的所有器件将复位此外，在使用寄生方式供电时，为了保证单总线器件在某些工作状态下（如温度转换期间、写入等）具有足够的电源电流，必须在总线上提供强上拉源，如图所示的第1.节技术的信号方式 单总线器件要求遵循严格的通信协议，以保证数据的完整性。协议定义了几种信号类型：复位脉冲、答应脉冲、写、写、读和读时序。所有的单总线命令序列（初始化、命令、功能命令）都是由这些基本的信号类型组成。这些信号，除了应答脉冲外都是由主机发出同步信号，并且发出的所有命令和数据都是字节的低位在前。初始化时序包括主机发送的复位脉冲和从机发出的应答脉冲主机通过拉低单总线以上，产生复位脉冲然后主机释放总线，并进入接收模式当主机释放总线时，总线由低电平跳变为高电平时产生一上升沿，单总线器件检测到这上升沿后，延时接着单总线器件通过拉低总线产生应答脉冲。当主机接收到从机应答脉冲后，说明此时有单总线器件在线，然后主机就开始对从机进行命令和功能命令的操作在每一个写、写读时序中，总线只能传输一位数据。所有的读写时序至少需要，且每两个独立的时序之间至少需要的恢复时间。读写时序均起始于主机拉低总线在写时序中，主机拉低总线后保持至少的低电平则向单总线器件写。单总线器件在主机发出读时序时才向主机传送数据，所以当主机向单总线器件发出数据命令后，必须马上产生读时序，以便单总线能传输数据。在主机发出读时序之后，单总线器件才开始在总线上发送或，若单总线器件发送，则保持总线高电平若发送，则拉低总线。单总线器件发送数据之后，需保持有效的时间，因而，主机在读时序期间必须释放总线，并且必须在之内总线状态进行采样，接收从机发送的数据第1.节技术的器件 区分不同的单总线器件，厂家在生产单总线器件时要刻录一个位的二进制代码，用于标明单总线器件的号。目前，单总线器件的主要有数字温度传感器（如）/转换器（如）门禁、身份识别器（如）单总线控制器（如）等等。数字温度传感器接线方便，封装成后