第03章 806微处理器.pptVIP

业精于勤荒于嘻 教学重点 8086/8088的编程结构 引脚信号 工作模式 8086/8088的总线操作与时序 8086/8088的I/O组织 教学要求 理解微处理器的内、外部逻辑结构 了解8086/8088的功能结构 理解各个寄存器组织方式和I/O组织方式 理解存储器的地址空间与寻址的概念 了解数据的存储格式，理解存储器分段的概念 熟练掌握物理地址的形成方法 掌握信息的分段存储与段寄存器之间的关系 理解8086/8088的引脚定义和两种系统组织方式（最大模式和最小模式） 理解时序的概念 了解8086/8088的典型总线时序及其分析方法 第3章 8086微处理器 3.1 8086微处理器的编程结构 3.2 8086的外部结构 3.3 8086CPU的基本操作时序 3.1 8086微处理器的编程结构 8086的功能部件 8086的总线周期的概念 8086的功能部件 从功能上8086分为两部分,即总线接口部件BIU（Bus Interface Unit）和执行部件EU（Execution Unit）。 总线接口部件的功能是负责与存储器、I/O端口传送数据。 执行部件的功能就是负责指令的执行。 总线接口部件BIU 总线接口部件由下列各部分组成： 四个段地址寄存器，即 CS——16位的代码段寄存器， DS——16位的数据段寄存器， ES——16位的扩展段寄存器， SS—一16位的堆栈段寄存器； 16位的指令指针寄存器IP； 20位的地址加法器； 6字节的指令队列； 输入输出控制电路。 执行部件EU 执行部件由下列几个部分组成： 四个通用寄存器，即AX、BX、CX、DX； 四个专用寄存器，即基址指针寄存器BP，堆栈指针寄存器SP，源变址寄存器SI，目的变址寄存器DI； 标志寄存器PSW； 算术逻辑单元ALU。 BIU和EU的动作管理和协调工作 BIU和EU作为CPU的两大部件，虽然不是同步工作的，但是它们相互配合，并行工作，提高了效率。 具体表现为： 8086的总线周期的概念 8086 CPU通过总线对存储器或I/O端口进行一次访问所需要的时间称为一个总线周期，为了取得指令或传送数据，就需要CPU的总线接口部件执行一个总线周期。 一个典型的总线周期序列为： 8086的总线周期的概念 典型的总线周期通常由4个时钟（状态）周期T1、T2、T3和T4组成。 T1为地址周期。CPU通过地址/数据（或地址/状态）复用总线发出地址信息，指示要寻址的存储器单元或者I/O的地址。 T2为缓冲周期。例如，在总线读周期，CPU在T2撤销低16位地址信号，使该组信号线浮空，准备接收存储器或I/O的数据。总线高4位（A19~ A16 ）输出总线周期的状态信息，用来表示中断允许状态、当前正在使用的段寄存器名等。 T3为数据周期。数据出现在复用总线的低16位上。总线高4位（A19~ A16 ）继续输出总线周期的状态信息。 由于外设或存储器速度慢，这时可以通过ready信号在T3状态启动之前向CPU发一个“数据未准备好”信号，这时在T3之后插入1个或多个TW等待周期。在TW状态，总线上的信息和T3状态信息情况一样。当ready收到准备好信号，会自动脱离TW 进入T4 T4 总线周期结束。  8086的总线周期的概念 空闲周期：　　系统总线处在空闲状态，此时，执行空闲周期T1。 8086的总线周期的概念 空闲周期 只有在CPU和内存或I/O接口之间传输数据，以及填充指令队列时，CPU才执行总线周期。其他时间处于空闲周期 在空闲周期中，可以包括1个时钟周期或多个时钟周期。在此期间，高4位上，CPU仍然驱动前一个总线周期的状态信息，如果前一个总线周期为写周期，那么在总线低16位上继续驱动数据信息；如果前一个周期为读周期，则总线低16位为高阻状态。 3.2 8086的外部结构 最小模式和最大模式的概念 8086的引脚信号和功能 8086的最小模式 8086的最大模式 最小模式和最大模式的概念 最小模式，就是在系统中只有8086一个微处理器。在这种系统中，所有的总线控制信号都直接由8086产生，因此，系统中的总统控制电路被减到最少。这些特征就是最小模式名称的由来。 最大模式是相对最小模式而言的。最大模式用在中等规模的或者大型的8086系统中。在最大模式系统中，总是包含有两个或多个微处理器，其中一个主处理器就是8086，其他的处理器称为协处理器，它们是协助主处理器工作的。 8086的公用引脚信号 GND、VCC 地和电源 AD15～AD0地址／数据复用引脚 A19/S6～A16/S3（Address/St