第5讲8086(8088)总线bus操作和时序.ppt

第5章 8086的总线操作和时序 三大总线 问题：CPU通过什么将地址、数据和控制信息传到存储器芯片中？ 地址总线 数据总线 数据总线 控制总线 CPU通过控制总线实现对外部器件的控制。 控制总线的宽度决定了对外部的控制能力。 总线操作 总线操作与时序 5.1 时钟周期、总线周期和指令周期 描述总线操作的CPU时序有三级 指令周期 → 总线周期 → 时钟周期 指令周期（Instruction Cycle） 1、 8086CPU执行一条指令所需要的时间称为指令周期（Instruction Cycle） 。 2、一个指令周期由一个或若干个总线周期组成，不同指令的指令周期不是等长的，最短为一个总线周期，长的指令周期，如乘法指令周期，长达124个时钟周期。 5.1 时钟周期、总线周期和指令周期 总线周期(Bus Cycle) 1、8086CPU要通过总线才能与外部交换信息，CPU通过总线与外部（存储器或I/O）交换一次信息，称为一次总线操作。 2、执行一个总线操作所需要的时间称为一个总线周期(Bus Cycle)，也称机器周期（Machine Cycle）。 3、根据总线操作功能的不同，有多种不同的总线周期，如存储器读周期、存储器写周期、I/O读周期、I/O写周期。 5.1 时钟周期、总线周期和指令周期 时钟周期 8086的基本总线周期需要4个时钟周期 4个时钟周期编号为T1、T2、T3和T4 总线周期中的时钟周期也被称作“T状态” 时钟周期的时间长度就是时钟频率的倒数 5.1 时钟周期、总线周期和指令周期 一个基本的总线周期通常包含 4 个T状态 5.1 时钟周期、总线周期和指令周期 数据传输过程 T1状态：CPU发存储单元的20位地址信息或I/O端口的16/8位地址信息和 信号，并发地址锁存允许ALE信号，将地址信息和信号 锁存到地址锁存器8282中。CPU通过发 信号确定是读存储器还是读I/O端口。 T2状态： S7～S3状态信息输出，同时发读有效 （写有效 ）和数据允许 信号，启动所选中的存储单元或I/O端口。 5.1 时钟周期、总线周期和指令周期 T3状态：在下降沿CPU采样READY，若所选中的存储单元或I/O端口能在T3期间准备好数据，则READY=1；否则置READY=0，T3过后插入Tw，CPU再在插入的Tw下降沿采样READY，直至READY=1为止。选中的存储单元或I/O端口把数据送到数据总线DB上。 T3状态的上升沿或插入Tw的上升沿：CPU在发 =0和 =0的情况下，读数据总线。 T4状态：完成当前数据的采样，结束当前的总线周期。 8086/8088CPU 采用40个引脚的双列直插式封装形式。 为了解决功能多与引脚少的矛盾，8086/8088CPU采用了引脚复用技术，采用了分时复用的地址/数据总线。 1. 内部结构的区别 1）8088CPU和8086 CPU的内部结构基本相同，都是16位的内部结构，只是外部数据总线的宽度不同。 2）8086的外部数据总线为16位，而8088的BIU对外部只提供8位的数据线，所以称8088为准16位CPU。 3）8086CPU内的BIU中有一个6字节的指令队列，而8088CPU内的BIU中只有一个4字节的指令队列。当8088指令队列有1个字节的空余(8086队列为2个字节空余)时，BIU在执行单元不需要数据访问时将自动取指令到指令队列。 2. 外部引脚的区别 1） 8086有16根数据线，与地址线A15～A0分时复用，而 8088只有8根数据线与地址线AD7～AD0分时复用； 2）8086一次可读写8位或16位数据；8088读写16位的数据需要两次访问存储器或端口。 3）28号引脚的相位不同。 4）34号引脚定义不同。 5.2 8086/8088的两种组态模式 最小组态模式 构成小规模的应用系统 8086本身提供所有的系统总线信号 最大组态模式 构成较大规模的应用系统，例如可以接入数值协处理器8087 8086和总线控制器8288共同形成系统总线信号 5.2 8086/8088的两种组态模式 两种组态利用MN/MX*（33号）引脚区别 MN/MX*接高电平为最小组态模式 MN/MX*接低电平为最大组态模式 两种组态下的内部操作并没有区别 本书以最小组态展开基本原理 外部特性表现在其引脚信号上，学习时请特别关注以下几个方面： 分类学习这40个引脚（总线）信号 1、数据和地址引脚 2、读写控制引脚 3、中断请求和响应引脚