TDSCDMA射频延伸设备基带同步技术研究.docVIP

TDSCDMA射频延伸设备基带同步技术研究 　　【摘要】文章针对TD-SCDMA射频延伸设备的同步技术提出了一种新的解决方案,详细研究了该方案基带同步的基本原理、设计方法及其关键算法,最后对实用产品进行了测试,得到了优异的测试表现。 　　【关键词】TD-SCDMA 射频延伸设备 基带同步 DSP FPGA 　　 　　1 前言 　　 　　TD-SCDMA网络中可使用干放、无线手机伴侣、五类线直放站等多种射频延伸设备,这些设备需保持与网络射频信号的同步,即:手机下行信号到达时,延伸设备工作在下行通道状态;上行信号到达时,延伸设备工作在上行通道状态。获得同步的方法有多种,包括:包络检波同步、GPS同步、基带解码同步。由于包络检波同步只能适应频谱纯净的信号,动态范围小,通常在室内干放中使用;GPS同步需要卫星天线,一般适合在室外使用;唯有基带解码同步具有很强的抗干扰能力、动态范围大,适合于各种TD-SCDMA射频延伸设备。 　　本文结合实际项目经验,提出了一种基于DSP芯片(Digital Signal Processor,数字信号处理器)与FPGA(Field Programmable Gate Array,现场可编程门阵列)芯片的基带同步设计方案。 　　 　　2 TD-SCDMA基带同步技术的研究 　　 　　2.1 射频延伸设备基带同步原理 　　(1)射频延伸设备工作原理 　　如图1所示,TD-SCDMA基站发射的下行信号通过空中传播或馈线耦合输入延伸设备,经过滤波器、环行器、低噪放、选频器、功放、环行器、滤波器,最后由重发天线发射;上行信号处理过程与下行相同。延伸设备的上下行链路依靠基带同步模块进行状态切换:即每一帧的下行信号通过延伸设备时,上行链路保持关断状态;然后下行链路关断,让上行信号通过延伸设备,每帧重复切换工作。因此,基带同步是TD-SCDMA射频延伸设备的关键技术。 　　(2)基带同步原理 　　图2展示了TD-SCDMA一个5ms子帧信号的时隙结构以及放大器同步控制信号的时序关系。下行导频时隙DwPTS由长为64chips的下行同步码SYNC_DL和长为32chips的空闲时隙GP组成,SYNC_DL作为TD-SCDMA系统标识小区的码序列,在每个子帧的DwPTS发射。整个TD-SCDMA系统有32组长度为64chips的基本SYNC_DL码,一个SYNC_DL唯一标识一个基站。 　　基带同步方案通过SYNC_DL的相关算法来获得与DwPTS时隙的同步。相关算法的原理是:首先根据TD-SCDMA系统波形特征,对DwPTS的GP时隙进行锁定,获得大概的DWPTS时隙时刻;然后设定一个略大于64个chips的搜索窗口,以一个chip为步长对32个可能的SYNC_DL码组一一进行相关运算,其相关峰值最大的码即为当前使用的SYNC_DL,峰值输出时对应的积分起始时刻即为DwPTS时隙开始时刻,由此获得了DwPTS的精确同步。以上同步算法称为基于搜索窗的最大似然检测法。 　　设接收到的信号为:{r}=(r0,r1,…),下行同步码为:{S(I)}=(S0(I) ,S1(I),…,S63(I)),0≤I32,其中,Sj(I)是经过QPSK调制的符号,I为SYNC_DL的ID号。把接收到的信号{r}按1个码片步进位移形成{ri},然后与{S(I)}做相关运算,得: 　　MAX(Ci(I))=max {Ci(I)},0≤i6400 (2) 　　得到此最大值时所对应的SYNC_DL信号序列Sj(I)即为基站实际使用的SYNC_DL,其起始时刻与下行导频时隙的起始时刻是对应的,由此已实现了同步。 　　2.2 基带同步模块设计 　　如图3所示,基带同步模块由滤波器、下变频、AGC、DSP、FPGA等部分组成。2010MHz～2025MHz射频信号从延伸设备的施主天线端口耦合输入,经滤波器后输入零中频解调单元,直接输出模拟基带IQ信号,模拟IQ信号通过VGA模块后送入高速AD采样单元转换生成两路正交的数字IQ信号。DSP单元接收数字IQ信号后进行相干解调,利用恢复出的数字信号进行快速傅立叶变换,计算功率谱,通过同步相关算法获得DWPTS时隙位置,在DWPTS结束时刻发送下降沿给FPGA单元,由FPGA单元生成控制延伸设备上下行低噪放、功放的开关信号。为了提高同步动态范围,由FPGA单元编程设计AGC控制电路。 　　(1)下变频解调器 　　下变频解调器单元内部采用了独特的零中频方案,如图4所示,它包含了RF LNA、直接变换混频器、TD-SCDMA信道滤波的基带滤波器、VCO及合成器,能够实现从RF信号到模拟基带信号的直接转换。 　　(2)高速模数变换单元ADC 　　本方案采用了零中频方案,