第1章微带扇形偏电路基本理论之一1.docVIP

TOC \o 1-3 \h \z \u HYPERLINK \l _Toc252088049 第1章 微带扇形偏置电路基本理论之一 PAGEREF _Toc252088049 \h 1 HYPERLINK \l _Toc252088050 第2章 扇形微带偏置理论之二 PAGEREF _Toc252088050 \h 4 HYPERLINK \l _Toc252088051 第3章 利用ADS仿真设计扇形微带偏置的整个过程 PAGEREF _Toc252088051 \h 6 HYPERLINK \l _Toc252088052 3.1 计算10GHz时四分之一波长高阻线（假设设计阻抗为100欧）的长度和宽度。 PAGEREF _Toc252088052 \h 7 HYPERLINK \l _Toc252088053 3.2 将高阻线和扇形微带放入电路中，并仿真和优化（注意优化的变量都有哪些） PAGEREF _Toc252088053 \h 7 HYPERLINK \l _Toc252088054 3.3 仿真结果分析（关键） PAGEREF _Toc252088054 \h 9 HYPERLINK \l _Toc252088055 3.4 生成版图 PAGEREF _Toc252088055 \h 10 HYPERLINK \l _Toc252088056 3.5 导出到autoCAD中并填充 PAGEREF _Toc252088056 \h 11 HYPERLINK \l _Toc252088057 第4章 有助于加深理解扇形微带偏置原理的ADS仿真分析 PAGEREF _Toc252088057 \h 11 HYPERLINK \l _Toc252088058 4.1 单根四分之一波长微带线的仿真 PAGEREF _Toc252088058 \h 11 HYPERLINK \l _Toc252088059 4.2 四分之一波长微带线+扇形微带线的仿真 PAGEREF _Toc252088059 \h 12 HYPERLINK \l _Toc252088060 4.3 我的理解 PAGEREF _Toc252088060 \h 12 微带扇形偏置电路基本理论之一 扇形微带偏置理论之二 利用ADS仿真设计扇形微带偏置的整个过程 设计目标：主信号线传输的频率为10GHz。 计算10GHz时四分之一波长高阻线（假设设计阻抗为100欧）的长度和宽度。 将高阻线和扇形微带放入电路中，并仿真和优化（注意优化的变量都有哪些） 以后都按上图的拓扑方法仿真 这里有几点要十分注意： 扇形微带的角度不能超过90度（ADS里规定的，在help里可看见），所以把角度设为优化变量时，该变量的上限设置只能为89度，否则仿真要被终止，显示“fatal error”（这也说明了：以后仿真其他电路时，如果出现类似提示，则可能是某些参数设置越界了！）。 ADS中扇形微带模型和适用条件说明如下： 仿真结果分析（关键） 由上图可见：S31很小(小于负50dB)，并且带宽很宽！说明主路射频信号在偏置线上几乎完全衰减，达到了目的。我们希望S31越小越好。 由上图可见：S33很大，说明3端口的驻波很差，说明主路信号在进入偏置电路口的时候几乎被完全反射了回去，而不会从偏置电路泄露，从而射频信号经过偏置电路的那个节点时衰减很小（如果S33比较小，射频信号就会从这个偏置电路泄露，则主路射频信号的功率就降低了，而我们却希望偏置电路对主路射频信号的影响尽量小。比如功分器，就是射频信号进入了两条支路，所以各支路的电平都在主路的基础上衰减了3dB），即：偏置电路对主路射频信号的传输影响很小。 我们希望S33越大越好（即3端口的驻波越差越好），这样主路的射频信号才难以进入微带偏置支路，因为都被反射了。 由上图可见：S21很大，说明主路的插损很小，也就是说：偏置电路对主路射频信号的影响很小。主路信号在经过偏置电路的那个接口时，几乎没有功率损失。 由上图可见：S11很小，即1端口（主路的输入端口）的驻波性能很好，这正是我们所需要的，说明射频信号在主路上被反射得很少，也就是传输得很好。 生成版图 导出到autoCAD中并填充 有助于加深理解扇形微带偏置原理的ADS仿真分析 单根四分之一波长微带线的仿真 结论：采用单根四分之一波长高阻线微带时，S21很大（即对10G信号的衰减很小），S11也不够理想。 四分之一波长微带线+扇形微带线的仿真 上图是在未进行任何优化仿真所得到的结果。通过和上面的比较，我们发现，采用单根四分之一波长高阻线时，S21的损耗很小；而一旦同时加入半径为四分之一波长的扇形微带时，S21的信号马上就变大到21dB，S11也迅