锁相环PLL原理与应用-经典.ppt

3）拨盘开关式1—999KHZ频率合成器 （P10） 单片4522分频器 用三片4522组成1——999HHZ频率合成器 （P11） 4）健盘置数式1—999KHZ频率合成器 （P12） 就是用数字健盘以及一些数字IC替代拨盘开关组成1——999KHZ频率合成器。最终应做到：当顺序按键盘的任意三个健（如5.9.2）时，则输出信号的频率就为592KHz。置数部分的框图如图 号码脉冲发生器 根据HM9102D资料，请用HM9102D自己设计一个号码脉冲发生器，要求： 1) VDD = 5V； 2) 断续比为1.5 ：1 3) 号码脉冲输出幅度为0到9V（注意：DP输出端是OC电路，上拉电阻取100K。另外，为安全起见，输出和负载之间应串一个10K电阻 ) 开门脉冲和记数脉冲发生器 为了使后面的控制引导电路能正常工作，还需一种开门脉冲。也就是每按一次键，即每输出一列脉冲（不管这一列含有几个号码脉冲）就要产生一个开门脉冲。同时为了使后面的记数电路能正确记数，还应保证“先开门后送计数脉冲”。也就是要求开门脉冲要比送到计数器的号码脉冲超前一点。所以开门脉冲和号码脉冲的时间关系应如图 开门脉冲和号码脉冲 HM9102D输出，作单稳的CP 单稳2输出，开门脉冲 单稳1输出，号码脉冲 控制引导电路及计数、置数电路 PLL调频（FM）解调 （P15） 锁相式双音多频信号（DTMF）解码器 双音多频信号（DTMF） P（16） 低频群L（Hz） 高频群H(Hz) 1209 1336 1477 697 1 2 3 770 4 5 6 852 7 8 9 941 * 0 # 每个按纽各由H和L中的一个频率组成 锁相式双音多频信号（DTMF）解码器 用5087构成双音多频信号（DTMF）发生器 （P17） 用LM567进行单一频率检测电路（P18） 如567的中心频率(由5,6脚外围的R,C决定)为fo , 当Vin中包含有fo成分时，则8脚输出低电平，否则高电平 。 1组DTMF信号解码器（P18） 当输入信号同时包含两个频率(697,1209)时， 可输出或逻辑“0”。 6组DTMF信号解码器（P19） （如用7个LM567和12个或非门则可解调12组DTMF信号。） PLL 数字调谐实验（P20） 现代的接收机（如电视机、收音机）大多采用超外差接收方式。如要接收的信号的载波频率为fC，则接收机要产生一个本振信号，其频率fL=fC+fI，其中fI为中频。 在模拟调谐方式中，本振信号一般是由LC振荡回路产生的。调谐（调台）时，一般是用改变LC振荡回路中电容的容量（如改变变容二极管的反向偏压），来改变本振信号的频率，从而达到选台的目的 在数字调谐(频率合成)方式中，本振信号则是用锁相环的方法来产生。即由晶振电路产生频率高稳定的标准信号，再用锁相环倍频的方法产生本振信号，通过改变锁相环反馈回路分频比的方法来改变本振信号频率， 就象前面实验中用一片4046和三片4522以及1KHz标准信号就可获得1~999KHz信号一样。要获得某一准确的本振频率，只要在4522的置数端置入相应的数值（BCD码）即可。 锁相环PLL原理与应用 第一部分：锁相环基本原理 一、锁相环基本组成 二、鉴相器（PD） 三、压控振荡器（VCO） 四、环路滤波器（LPF） 五、固有频率ωn和阻尼系数? 的物 理意义 六、同步带和捕捉带 第二部分：锁相环实验 实验一、PLL参数测试 一、压控灵敏度KO的测量 二、鉴相灵敏度Kd的测量 三、环路开环增益（KH）的测量 四、同步带和捕捉带的测量 五、 ωn、ξ的测量 实验二、PLL应用实验 一、PLL频率合成器实验 二、PLL调频（FM）解调 三、锁相式双音多频信号（DTMF）解码器 四、 PLL 数字调谐实验 五、设计5 / 6分频器 实验目的 通过上述实验，使大家对由模拟电路、数字电路组成的硬件系统的设计、电路的搭接、故障的分析判断、故障的排除得到一次锻炼。 第一部分：锁相环基本原理（P1） 一、锁相环基本组成 一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成 Ud = Kd (θi–θo) UF = Ud F（s） 二．鉴相器（PD） Ud = Kd *?θ Kd 为鉴相灵敏度 三．压控振荡器（VCO） （P2） ωo（t）= ωom + K0 UF（t） K0——VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。