第6章数字输入输模块（IO）.ppt

* * * * * * * * * * * * * * * * * * * * * * 第6章： 数字输入/输出模块(I/O) 6.1 数字I/O端口概述 6.2 数字I/O端口寄存器 6.3 I/O端口应用 6.1 数字I/O端口概述 数字I/O脚有专用和复用之分。其功能可通过9个16位控制寄存器来控制。控制寄存器分为两类： I/O复用控制寄存器（MCRx)，用来选择I/O脚是片内外设功能还是通用I/O功能； 数据方向控制寄存器（PxDATDIR)：用来控制双向I/O脚的数据传送方向。 注意：上述数字I/O脚是通过控制寄存器（映射在数据存储器空间）来控制的，与器件的I/O空间无任何关系。 LF240x系列DSP多达41只I/O引脚，大部分是复用的。 6.2 数字I/O寄存器 I/O复用引脚的结构见图6.1。由图可看出复用I/O引脚如何来实现引脚功能选择和数据传送方向选择的。 图6.1复用引脚配置图 6.2 数字I/O寄存器 表6.1（P97）列出了与I/O模块有关的寄存器，地址为：7090h-709Fh 注意： 映射到数据存储器空间。 当复用I/O脚无论是被配置为外设功能还是为通用I/O时，引脚的状态都可通过读I/O数据寄存器来获取。 保留位是不可操作的，读出为0，写入对它无影响。 6.2 数字I/O寄存器 I/O端口F数据和方向寄存器 PFDATDIR 7096h I/O端口E数据和方向寄存器 PEDATDIR 7095h I/O端口D数据和方向寄存器 PDDATDIR 709Eh I/O端口C数据和方向寄存器 PCDATDIR 709Ch I/O端口B数据和方向寄存器 PBDATDIR 709Ah I/O端口A数据和方向寄存器 PADATDIR 7098h I/O复用控制寄存器C MCRC 7094h I/O复用控制寄存器B MCRB 7092h I/O复用控制寄存器A MCRA 7090h 功能 寄存器 地址 表6.1数字I/O控制寄存器地址 6.2 数字I/O寄存器 I/O口复用输出寄存器 LF240x/240xA具有3个I/O端口复用控制寄存器：MCRA、MCRB、MCRC。 （1）I/O端口复用控制寄存器A(MCRA)，映射地址：7090h，其配置见表6.2（P97）。 6.2 数字I/O寄存器 IOPB7 IOPB6 IOPB5 IOPB4 IOPB3 IOPB2 IOPB1 IOPB0 IOPA7 IOPA6 IOPA5 IOPA4 IOPA3 IOPA2 IOPA1 IOPA0 通用I/O（MCRA.n=0） TDIRA：通用定时器计数方向选择(EVA)；1=加计数；0=减计数 MCRA.14 TCLKINA：通用定时器(EVA)的外部时钟输入 MCRA.15 T2PWM/T2CMP ：TMR2比较输出(EVA) MCRA.13 T1PWM/T1CMP：TMR1比较输出(EVA) MCRA.12 PWM6：比较/PWM输出引脚6(EVA) MCRA.11 PWM5：比较/PWM输出引脚5(EVA) MCRA.10 PWM4：比较/PWM输出引脚4(EVA) MCRA.9 PWM3：比较/PWM输出引脚3(EVA) MCRA.8 PWM2：比较/PWM输出引脚2(EVA) MCRA.7 PWM1：比较/PWM输出引脚1(EVA) MCRA.6 CAP3：捕捉输入3(EVA) MCRA.5 CAP2/QEP2：捕捉输入2/正交编码脉冲输入2(EVA) MCRA.4 CAP1/QEP1：捕捉输入1/正交编码脉冲输入1(EVA) MCRA.3 XINT1：外部用户中断1 MCRA.2 SCIRXD： SCI异步串行口接收数据 MCRA.1 SCITXD ：SCI异步串行口发送数据 MCRA.0 基本功能及描述（MCRA.n=1） 位 6.2 数字I/O寄存器 （2）I/O端口复用控制寄存器B，映射地址：7092h，其配置见表6.3（P98）。 注意：MCRB.9-MCRB.15必须配置成1，其为系统的专用引脚，用作与硬件仿真器接口(JTAG)相连，实现DSP的在线仿真功能。对其写0会引起不可预测的结果。 6.2 数字I/O寄存器 保留位 TMS：带内部上拉JTAG测试方式选择 MCRB.14 保留位 TMS2：带内部上拉JTAG测试方式选择2 MCRB.15 保留位 TDO：带内部上拉JTAG测试数据输出 MCRB.13 保留位 TDI ：带内部上拉JTAG测试数据输入 MCRB.12 保留位 TCK：带内部上拉JTAG测试时钟 MCRB.11 保留位 EMU1：带内部上拉仿真器I/O引脚1 MCRB.10 保留位 EMU0：带内部上拉仿真器I/O引脚0 MCRB.9 IOPD0