第4章 INTE80X86系列微处理器.ppt

4.7 8086/8088 最大工作模式及其系统结构4.7.1 总线控制器 8288 在最小工作模式下，总线控制信号由CPU本身产生，在最大工作模式下总线控制信号由总线控制器8288产生。 8288根据CPU在执行指令时提供的状态信号 ， ， ，产生满足定时关系的存储器和I/O的读写信号及地址锁存和数据收发控制信号。 4.7.2 最大工作模式下控制核心单元的组成 4.8 8086/8088 总线时序 4.8.1 时钟周期、总线周期和指令周期 4.8.2 存储器与 I/O 的读操作总线时序 4.8.3 存储器与 I/O 的写操作总线时序 4.8.1 时钟周期、总线周期和指令周期 8086/8088 CPU 采用同步控制方式，因此必须具有基准时钟信号，该信号的周期称为时钟周期。时钟周期是CPU的基本时间计量单位，它由计算机主频决定，例如8086主频为5MHz，则时钟周期为200ns。 CPU执行一个总线（读/写）操作所需要的时间称为总线周期。或者说，总线周期是CPU从存储器或I/O端口存取一个字节(或一个字)所需要的时间。按照数据传输方向来分，总线操作可以分为总线读操作和总线写操作。总线读操作是指CPU从存储器或I/O端口读取数据；总线写操作是指CPU将数据写入存储器或I/O端口。8086/8088CPU的一个基本的总线周期由4个时钟周期组成。 CPU执行一条指令所需要的时间称为指令周期。8086/8088 CPU 完成一条指令需要一个或若干个总线周期。 4.8.2 存储器与I/O的读操作总线时序 4.8.3 存储器与I/O的写操作总线时序 4.9 INTEL80286 到 Pentium CPU 4.9.1 80286 4.9.2 80386 4.9.3 80486 4.9.4 Pentium (奔腾) 作业： P69 1、5、6、7、9、19、20 * * 4.5.1 8086外特性——引脚信号及其功能 电源、地和时钟信号 系统复位和准备好信号 地址、数据和状态信号 中断信号 读、写选通信号 模式选择信号 最小工作模式下的专用信号 最大工作模式下的专用信号 一、电源、地和时钟信号 VCC电源端：接入的电压为+5V±10%。 GND接地端：两条GND均应接地。 CLK时钟信号：输入，提供CPU和总线控制的基本定时脉冲。8086CPU要求时钟信号是占空比为33％的非对称性的脉冲信号。 二、系统复位和准备好信号 RESET 复位信号：输入，高电平有效，用来停止CPU的现行操作，完成CPU内部的复位过程。该信号必须由低到高，并且至少要保持4个时钟周期的高电平，才能完成复位CPU。 READY 准备就绪信号：输入，高电平有效，用来确认CPU访问的存储器或I/O设备是否完成数据传送。该信号是为了CPU与低速的存储器或I/O设备之间实现速度匹配所设置的。当READY为高电平时，表示内存或I/O设备已准备就绪，可以立即进行一次数据传输。 TEST# 测试信号：输入，低电平有效。该信号用于协调8086 CPU与8087协处理器的操作。 表4.1 复位后内部寄存器状态 寄存器名称 状态 FLAGS 清除 IP 0000H CS FFFFH DS 0000H SS 0000H ES 0000H 指令缓冲队列 清除 三、地址、数据和状态信号 ADl5～AD0 地址／数据复用总线：双向，三态，分时复用。在总线周期的T1状态，输出地址；在总线周期的T2～T4状态，作为数据线使用。 A19/S6～A16/S3 地址/状态复用线：输出，三态，分时复用。在总线周期的T1状态，用来输出地址的最高4位，在总线周期的其他状态用来输出状态信息。 BHE#/S7 总线高字节允许/状态信号S7：输出，三态，分时复用。在总线周期的T1状态，有效时表示选择高8位数据。在总线周期的其他状态用来输出状态，S7未定义。 S7未定义。 S6总是为0。 S5表明中断允许标志的当前设置情况。如果IF＝l，则S5＝1，表示当前允许可屏蔽中断；如果IF＝0，则S5＝0，表示当前禁止一切可屏蔽中断。 S4和S3状态的组合指出当前正使用哪个段寄存器。 表4.2 S4、S3代码组合与段寄存器的关系 S4 S3 当前使用的段寄存器 0 0 附加段寄存器ES 0 1 堆栈段寄存器SS 1 0 代码段寄存器CS或未使用任何段寄存器 1 1 数据段寄存器DS 四、中断信号 INTR 可屏蔽中断请求信号：输入、高电平有效。当该信号变为高电平时，表示外部设备有可屏蔽中断请求。CPU在每个指令周期的最后一个T状态检测此引脚，一旦测得此引脚为高电平，并且中断允许标志位IF=1，则CPU在当前指令周期结束后，转入中断响应周期。 NMI 非屏蔽中断请求信号：输入，上升沿有效。该中