电子技术课程设计 汽车尾灯设计论文.docVIP

电子技术课程设计 汽车尾灯设计论文.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子技术课程设计 汽车尾灯设计论文

PAGE 1 - 电子技术课程设计 ——汽车尾灯设计 学院 专业、班级 姓名 学号 指导教师 目录 一、设计要求    …………………………………3 二、总框体图    …………………………………3 三、选择器件    …………………………………3 四、功能模块    …………………………………4 1、主控模块      …………………………………4 2、时钟分频模块    …………………………………6 3、左边灯控制模块   …………………………………8 4、右边灯控制模块    ………………………………10 五、总体设计电路图  ………………………………11 六、设计心得     ………………………………14 七、参考文献     ………………………………14 汽车尾灯控制电路 设计任务与要求 设计任务: 用4只发光二极管模拟4盏汽车尾灯(汽车尾部左、右各2盏),用两个开关作为转弯控制信号(一个开关控制右转弯,另一个控制左转弯)。 设计要求: 1、当汽车往前行驶(此时两个开关都未接通),4盏灯全灭。 2、当汽车转弯时,若右转弯(即右转开关接通)时,右边2盏灯尾灯从左至右顺序亮灭,左边2盏灯全灭;若左转弯时(即左转开关接通),左边2盏尾灯从右至左顺序亮灭,右边2盏灯全灭。 3、当踩刹车(左、右两个开关同时接通)时,4盏尾灯同时明、暗闪烁。 二、总框体图 三、选择器件 1、配置 max+plus11软件的计算机一台。 2、选用FPGA芯片FLEX10K系列的EPF10KLC84-4。 3、FPGA适配器板:标准配置是EPF10K10接口板。 4、数字芯片的下载接口,主要用于FPGA芯片的数据下载。 5、LED发光二极管。  6、拨码开关。 四、功能模块 1、主控程序 说明:此程序为系统主控制模块。当左转时,lfen信号有效;右转时,rten信号有效;当左右信号都有效的时,lr有效。 保存文件名为ctrl.vhd library ieee; use ieee.std_logic_1164.all; entity ctrl is port(left,right:in std_logic; lfen,rten,lr:out std_logic); end ctrl; architecture a of ctrl is begin process(left,right) variable tmp:std_logic_vector(1 downto 0); begin tmp:=leftright; case tmp is when00=lfen=0; rten=0; lr=0; when01=lfen=0; rten=1; lr=0; when10=lfen=1; rten=0; lr=0; when others=lfen=1; rten=1; lr=1; end case; end process; end a; CTRL:主控程序 主控程序时序仿真图: 模块仿真结果分析:此模块输入端为right,left. 输出为rten,lr,lfen.当给输入端’1’时,对应输出为’1’,当right,left全为’1’时,lr输出为’1’. 2、时钟分频模块 说明:此程序实现分频功能。 保存文件名为cp.vhd library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity ck is port(clk:in std_logic; cp:out std_logic); end ck; architecture a of ck is signal cnter:std_logic_vector(7 downto 0); begin process(clk) begin if clkevent and clk=1then cnter=cnter+1; end if; end proce

文档评论(0)

sanshengyuan + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档