6时序课件gai.pptVIP

四、时序电路的分类 按电路中触发器的动作特点可分为： 二、计数器(Counter) （一）同步计数器 用T’触发器构成——CC4520 同步二进制减法计数器 二进制加/减计数器（可逆计数器） a.单时钟式（加/减控制式） b.双时钟式 ——74LS193 状态转换表 状态转换图 器件实例：74 160 时序图(书上没有） 74LS160 ③十进制可逆计数器 基本原理一致，电路只用到0000~1001的十个状态 (三)、任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。 1. N M 原理：计数循环过程中设法跳过N－M个状态。 具体方法：置零法 置数法 3.异步置零法——利用R’D端 ※ 若MN如何处理 两级间连接方法 用R’D端整体置零 用LD’端整体置数 用M=M1*M2级联的方法 （四）移位寄存器型计数器 1.环形计数器 第四节 同步时序逻辑电路的设计方法 一、设计的步骤： 二、设计举例 1. 计数器设计 将次态卡诺图分为4个卡诺图： 2.序列检测器设计 1.求原始状态图 例3:求自动售货机状态图。 N进制 M进制 同步置零法 异步置零法 同步置数法 方法：1.用门（一般为与非门）译出对应状态S1; 2.再清零或置数——具体操作分三种情况： (3) 用 RD ’端清零——异步置零法； (2) 用 LD’ 端置数——同步置数法； (1) 用 LD’ 端清零——同步置零法； 有的器件的LD’端是异步工作的 2.同步置数法——利用 LD’ 端 方法：译出状态M-1 。 注意： 若包含状态1001，则C端有进位输出； 若欲译状态1001，则在C端接非门即可。 1.同步置零法——利用LD’ 端 译4 置9 以M=6为例（N=10） 例：利用74160构成六进制计数器。(M=6,N=10) 若不接Q0和Q3，则状态图中无效状态转换情况有变化。 缺点：置零不可靠 方法：用与非 门译出状态M。 此线被切断 0000 0001 0010 0011 0100 1101 1100 0101 0110 0111 1000 1001 1011 1010 1110 1111 1000 注意，状态图与书上图6.3.34画法不同。 改进电路 CP G1 Q’ 状态 6 0 5 1 可作进位输出 特点： 用SR锁存器锁存G1门的低电平信号。下面 用波形图来说明（忽略74160的延迟时间） 低电平时间等于CLK高电平时间 方法：用多片N进制计数器连成模大于M的计数器，再用上述三种方法连成M进制计数器。也可由M=M1*M2，先构成M1、M2进制计数器，再进行级联。 1.并行进位法——同步工作方式 注意此处连接方式 fh45 2.串行进位法——异步工作方式 注意非门的使用 译码的状态仍为M G1、G2门均可作为进位输出 例如：29进制计数器。 译码的状态为M-1 （置0法） LD’ R’D CLK CLK M1=10 ，M2= 6 , M=60 。注意两种进位方式。 70 这部分内容书上没有 CLK 以移位寄存器为基础，通过修改反馈逻辑，构成计数器。 0001 1000 0100 0010 0011 1001 1100 0110 0111 1011 1101 1110 0101 1010 0000 1111 主循环 主循环 1. 模等于触发器 个数，即 N = n 。 2. 不需译码。 3. 不能自启动。 特点： CLK CLK 解决自启动的方法： 或非门的输入不包括最右面触发器Q端。 2. 扭环形计数器（约翰逊计数器） 特点： 1.模等于触发器个数的2倍------ N = 2 n； 2.不能自启动； 3.需要译码，但电路简单，且无竞争冒险。 有效循环 无效循环 解决自启动的方法： 在D0驱动方程中或一个与项，使有效循环保持、无效循环被切断： D0= Q’3 + P . 有效循环 无效循环 P=Q0Q1Q’2Q3 1 1 10 1 0 1 11 0 01 0 0 1 00 10 11 01 00 Q0Q1 Q2Q3 P=Q1 Q’2 K图中空格代表约束项。 Q*0K图 可用约束项化简P式 Q’2 CLK 10 11 01 1 00 10 11 01 00 Q0Q1 Q2Q3 译码方法 Y0 = Q’0 Q’3 以0000状态为例： 同理： Y1 = Q0 Q’1 Y2 = Q1 Q’2 Y3 = Q2 Q’3 Y4 = Q0 Q3 Y5 = Q’0 Q1 Y6 = Q’1 Q2 Y7 = Q’2Q3 0000状态（译码为Y0）的K图 任务： 功能