验证方法学论文,面试专用.docVIP

HYPERLINK /information/snug/2010/low-power-verification-solution 低功耗验证解决方案 August 20, 2010 林雪梅????? linxuemei@ 王凤海??? ? wangfenghai@ 王欣??????????wangxin@ ? 中星微电子有限公司 ? 摘要 ?随着便携性要求的提高，低功耗设计的需求推动了低功耗设计技术在 多电压，电压内部管理等技术上的突破。以MTCMOS/ AVS等一系列技术为代表的设计方案越来越多的应用，让传统的数字电路验证技术受到了越来越大的挑战。本文通过对现有解决方案的应用，将介绍如何引入业界标准的UPF流程完成多项低功耗设计的验证,以确保电源管理的正确实现。 ? ABSTRACT ?As the requirements of portal devices keep increasing, new design techniques, including multi-voltage, MTCMOS, AVS, etc., are adopted in many low power devices. These design techniques further brings new verification challenges, which are new but critical. This paper, by applying existing solutions, introduces how to apply UPF flow, an industry standard, to verify low power designs. So the management of power supplies can be verified. ? 1.0? 简介 嵌入式应用是目前SOC芯片最重要的应用之一。在嵌入式应用，尤其是便携设备的应用中，功耗成为设计者越来越关注的因素。20世纪80年代，大规模集成电路的发展导致了硬件描述语言（Verilog和VHDL）和综合工具的出现；到了90年代，设计复用以及IP的利用成为了IC设计经常采用的技术。现在，为了方便进行低功耗设计，IEEE制定了IEEE1801标准，即Unified Power Format (UPF)，从而为从系统设计、分析、验证到设计实现的整个流程提供了完整的功耗描述规范。 目前SOC设计中主要采用了如图1 所示的几种降低功耗的设计技术：Clock Gating（时钟关断）、Multi Threshold（多阈值）、Power Gating（电源关断）、Multi VDD（多VDD）、Retention(状态保持)等。目前为了进一步降低功耗，有些SOC芯片还采用了Dynamic Voltage and Frequency Scaling（动态频率电压调整, DVFS）及Adaptive Voltage Scaling（自适应电压调整, AVS）技术。 ? 图 1 – Low power Design Techniques 这些低功耗技术引入了新的单元库，包括level shifter, isolation cell, retention cell等等,如图2 所示。同时，这些新技术给低功耗验证也带来了新的影响。传统的Clock Gating和Multi Threshold技术对于验证基本没有影响，但是新的技术如Multi VDD, DVFS, AVS都对验证带来了新的挑战， 如图3所示。 ? 图 2 – Special Cells for Low power Design 图 3 – Low Power Impact on the Design Flow 我们在最近的两款低功耗SOC芯片中（PC camera 和多电压域SoC）采用了Clock Gating, Power Gating, Multi VDD, DVFS及AVS等技术，为了在RTL阶段就能进行比较全面的验证，我们采用了IEEE-P1801标准，UPF，对设计的功耗意图进行描述，并使用Synopsys的Power-aware的仿真工具MVSIM与VCS配合来对这些芯片进行低功耗验证。 ? 2.0? MVSIM工具介绍 MVSIM工具是Synopsys推出的基于UPF流程的低功耗动态验证工具。此前，对于多电压域的SOC芯片，只有在硅片出来以后，才可以对功耗管理机制进行验证。但如果有问题的话，进行修改的代价（无论是时间代价还是金钱代价）比较大。MVSIM工具允许IC设计团队在RTL阶段（结合UPF文件）即可对自己的功耗管理机制进行功能的验证，从而尽量在设计的早期阶段发现问题，这样能够大大降低芯片的风