IntelStratix10收发器的使用.PDF

® ® Intel Stratix 10 收发器的使用 ® ® 针对 Intel Quartus Prime 设计套件的更新： 17.1 订阅 AN-778 | 2017.11.06 反馈 官网最新文档：PDF | HTML 内容 内容 1. 收发器的布局 3 1.1. L-Tile 和 H-Tile 概述 4 1.1.1. PLL4 1.1.2. 发送器时钟网络 7 1.1.3. GXT 时钟网络11 1.1.4. 校准 14 2. 瓦片(tile)体系结构约束 15 2.1. 收发器通道布局 15 2.1.1. GX 和 GXT 通道的可能组合 15 2.1.2. GX 通道 19 2.1.3. GXT 通道 21 2.1.4. L-Tile 和 H-Tile 的参考时钟指南27 2.1.5. PLL 布局 28 2.2. 不支持的动态重配置功能 33 2.3. Intel Stratix 10 L-Tile 收发器到 H-Tile 收发器的迁移 33 2.4. 散热指南 34 3. PCIe 指南 35 3.1. PCIe Hard IP 35 3.1.1. PCIe Hard IP 的通道布局 35 3.1.2. PCIe Hard IP 的 PLL 布局 36 3.2. PHY Interface for PCIe Express (PIPE)40 3.2.1. PIPE 的通道布局 40 3.2.2. PIPE 的 PLL 布局 40 4. 文件修订历史 41 ® ® Intel Stratix 10 收发器的使用 2 AN-778 | 2017.11.06 1. 收发器的布局 注意 : 本应用笔记目前涵盖 Intel® Stratix® 10 L-Tile ES1、L-Tile 和 H-Tile (L-Tile/H-Tile)的信息。 E-Tile 的信息将在文档的后续版本中提供。 Intel Stratix 10 器件支持收发器瓦片(tile)体系结构。一个瓦片(tile)包含 24 个收发器通道及其相 关的锁相环(PLL)、参考时钟缓冲器和硬核 IP。目前有四种不同类型的收发器瓦片(tile)： • L-Tile ES1 • L-Tile • H-Tile • E-Tile 每种类型的瓦片(tile)的功能范围提供了适用于各种不同收发器应用的定制解决方案。下一部分对 L- tile 作了更详细的介绍。 Intel Stratix 10 器件在左右两侧包含一个或多个 tile。这些 tile 的类型并